第二章逻辑门电路2

电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。

电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。因此，电路的阈值电压将变为：

D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。

输入端的短路电流I IL =

0.23mA 20

0.4

5=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问：

⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i i

i R R R U U U ⨯+-=

1be1

cc ≤OFF U

即

i R ⨯+-R

30.7

5≤ R i ≤ R OFF

700

(2) i i

i R R R U U U ⨯+-=

1be1

cc ≥on U 即

i R ⨯+-R

30.7

5≥ 由此可得：

R i ≥ , 一般选R ON =2k

1.4V T 1be1

cc ==⨯+-U R R R U U i i

工程计算：

得 R ON =R OFF

习题 习题图所示电路由TTL 与非门组成。设G 1～G 4门的平均传输延迟时间相同为

30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。

解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。

习题 有两个TTL 与非门芯片，测得它们的关门电平分别为U OFFA =，U OFFB =；开门电平分别为U ONA =，U ONB =。它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大

解：描述门电路的抗干扰能力的大小通常用噪声容限U N 来衡量。通常噪声容限电压U N 越大，门电路的抗干扰能力越强。

低电平噪声容限U NL 是指在保证输出高电平的前提下，允许叠加在关门电平U OFF 上的最大正向干扰电压。

OL OFF NL U U U -=

高电平噪声容限U NH 是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。

ON OH NH U U U -=

由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。

低电平噪声容限U NL ：

OL OL OFFA NLA 1.1 U U U U -=-= OL OL OFFA NLB 0.9U U U U -=-=

可知： NLA U ≥NLB U 高电平噪声容限U NH ：

3.1 OH ONA OH NHA -=-=U U U U 7.1OH ONB OH NHB -=-=U U U U

可知：NHA U ≥NHB U

综上分析可知：门A 的抗干扰能力比门B 大。

习题图

F

A C 1C 2F

（b ）

（a ）

习题图

F

习题 习题图（a ）所示电路中，输出 F 与C 1和C 2之间具有与逻辑关系，称为线与，用 虚线框标注。试写出F 与C 1和C 2之间的电平关 系表、真值表和逻辑式，并画出等效的逻辑图。

解：由电路图可知，当A 和B 中有一个为高 电平时，设A 为高电平，它所对应的三极管T 1将 饱和导通，C 1为低电平，此时输出F 也为低电平。

当A 和B 中全为低电平时，两个三极管T 1 和T 2均截止，C 1和C 2为高电平，此时输出F

低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。由真值表写出电路的逻辑表达式：

21C C F ⋅=

电路的等效图如习题图（b ）所示。

习题 若要实现习题图中各TTL 门电路输出端所示的逻辑功能，各电路的连接是否正确如果不正确，试说明理由。

（a ）

A B A C 习题图

F 1=AB

F 4=A +B

（d ）

A B

5=ABCD

（e ） D

A B

F 2=AB

（b ）

A B F 3=A +B

（c ）

F 6=AB +CD

（f ）

B C

解：本题目涉及TTL 门电路的正确使用的问题，解题时主要从以下几个方面来判断： 1． 门电路的多余输入端的处理； 2． 门电路输入负载的要求； 3． 输出端不能直接相接； 4． 带载能力的问题。

(a) 正确； (b) 错误，F =0; (c) 错误，F =0; (d) 正确；

(e) 错误，TTL 门电路输出端不能直接并联； (f) 错误，F =0。

习题 习题图(a)所示的电路中，

输出F 与E 1和E 2之间具有或逻辑关系，称 为线或，用虚线框标注。试写出F 与E 1和 E 2之间的电平关系表、真值表和逻辑式，并

解：由习题图(a)

(设A 为高电平)，它所对应的三极管T 1饱和导通，E 1为高电平，此时输出F 为高电平。当A 和B 中全为低电平时，两个三极管T 1和T 2均截止，E 1和E 2为低电平，输出F 也为低电平。由此可得出电路的电平关系表如习题表所示。

F

A (a)

习题图

(b)

F

E E