7.分立元件门电路ppt课件

5 0.7 iB 4.3 mA 1mA
1 0
YA
14
三、动态开关特性
uI UIH
UIL O iC 0.9IC(sat)
0.1IC(sat) O uO VCC
IC(sat)
ton
toff
uI正跳变到iC上升到 0.9IC(sat)所需的时间ton称 为三极管开通时间。
uI负跳变到iC下降到
t
0.1IC(sat)所需的时间toff称 为三极管关断时间。
6
3.2 分立元件门电路
主要要求：
理解二极管的开关特性。 理解三极管的开关特性、工作条件
7
一、二极管的开关特性
iD(mA)
IF
UBR
uD(V)
0
0.5 0.7
D
+ ui=0V －
+
RL uo －
D
+
+
ui
RL uo
－
－
开关电路
D
+ +－
+
ui=5V 0.7V RL uo
－
－
ui＝0V时，二极管截止，如 同开关断开，uo＝0V。
A BC
A B& C
& &Y
2
第3章 集成逻辑门电路
分立元器件门电路 TTL集成门电路 CMOS集成门电路 本章小结
3
3.1 概 述
主要要求：
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
4
一、门电路的作用和常用类型
门电路(Gate Circuit)
指用以实现基本逻辑关系和 常用复合逻辑关系的电子电路。
ui ＝ 5V 时 ， 二 极 管 导 通 ， 如 同 0.7V 的 电 压 源 ， uo ＝ 4.3V 。
8
1、二极管与门
303VV uA D1 0V30 V uB D2
+VCC
+5V
R0
uY
电压关系表
uA/V uB/V 导通 导通 导通
uY/V 0.7 0.7 0.7 3.7
9
真值表
AB Y 00 0 01 0 10 0 11 1
电压关系表
uA/V uB/V 00 03 30 33
D1 D2 导通 导通 导通 截止 截止 导通 导通 导通
uY/V 0.7 0.7 0.7 3.7
Y = AB
逻辑符号: A & Y 与门 B
1、电平偏移：输出和输入数值不相等
0.3V 很小， 相当开关12闭合
开关工作的条件
截止条件
饱和条件
uBE＜0.5V
iB＞IB(Sat)
VCC
可靠截止条件为 uBE≤0
iB愈大于IB(Sat)， 则饱和愈深。
uO
iC≈IC(Sat)=
VCC U CE(sat) RC
uI
S
I I B(sat)
C( sa t)
13
三极管非门
三极管临界饱和
通常toff > ton
通常工作频率不高时，
可忽略开关时间，而工作
t 频率高时，必须考虑开关
速度是否合适，否则导致
不能正常工作。
开关时间主要由于电荷存储效应引起，
要UC提E(sa高t) 开关速度，必须降低三极管饱和深度，
加速O基区存储电荷的消散。
t
15
预习：实验一 电平指示电路 《电子技术实践与训练》
+5V
时的基极电流为：
1kΩ
5 0.3 IBS 401 0.12mA
4.3kΩ
Y
A
β=40 A
1
iB＞IBS，三极管工作
Y 在饱和状态。输出电
压uY＝UCES＝0.3V。
电路图
逻辑符号
A
Y
①uA＝0V时，三极管截止，iB＝0，iC＝0， 0
输出电压uY＝VCC＝5V
1
②uA＝5V时，三极管导通。基极电流为：
[题2.6] 用与非门实现下列逻辑函数
（1） Y AB AC AB AC AB AC
B&
A &
C
&Y
（2） Y ( A B)( A B)(C BC )
( AB AB)(C B C )
AB AB
A
B
AB AB
&
&
&Y
&
&
1
（3） Y ABC AB BC AB AB AC AB BC AB AB AC
试验时间：下周二 5、6班八点；7班十点 试验地点：汽电楼A座4楼电子技术试验室
试验报告下周四交
16
2、驱动能力差：不能直接驱动负载
只适用于集成电路的内部单元
10
2、二极管或门
uA D1 uB D2
uY
RO -VSS
-5V
逻辑符号:
A ≥1 Y B
或门
11
二、三极管的开关特性
NPN 型三极管截止、放大、饱和 3 种工作状态的特点
工作状态 条件
偏置情况
工
作 集电极电流
特
点
ce 间电压
ce 间等效电阻
截止 iB＝0 发射结反偏 集电结反偏 uBE<0，uBC<0 iC＝0
uCE＝VCC
很大， 相当开关断开
放大 0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0
iC＝βiB
uCE＝VCC－ iCRc
可变
饱和
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0
iC＝ICS uCE＝UCES＝
5
逻辑1和0： 电子电路中用高、低电平来表示。 高电平和低电平为某规定范围的电位值，而非一固定值。
（33页）
因为数字电路中的信号只有高电平和低电 平两种取值，只要能明确区分它们即可。
允许高电平和低电平为某规定范围的电位值而非一 固定值，是数字电路抗干扰能力强的重要原因之一。
获得高、低电平的基本方法：利用半导体开关元件的导 通、截止（即开、关）两种工作状态。
是构成数字电路的基本单元之一 按逻辑功能不同分
与门 或门 非门 异或门 与非门 或非门 与或非门
按电路结构不同分
TTL集成门电路
CMOS集成门电路
晶体管晶体管逻辑门电路。
用 互 补 对 称 MOS
TTL即CMTrOanSs即istCoor-mTpralenmsiesntotarrLyoMgiceta管l-O构xi成de的-S逻em辑ic门on电du路ct。or