武汉理工大学通信原理课设

课程设计任务书

学生姓名：专业班级：

指导教师：工作单位：

题目:数字基带通信系统的设计与建模

初始条件：

（1）MAX+plus、Quartus II、ISE等软件；

（2）课程设计辅导书：《通信原理课程设计指导》

（3）先修课程：数字电子技术、模拟电子技术、电子设计EDA、通信原理要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

（1）课程设计时间：；

（2）课程设计题目：数字基带通信系统的设计与建模；

（3）本课程设计统一技术要求：按照要求对题目进行逻辑分析，了解数字基带通信系统，画出绝相变换器与相绝变换器的仿真模型，并记录实验结果波形，对实验结果进行分析；（4）课程设计说明书按学校“课程设计工作规范”中的“统一书写格式”撰写，并标明参考文献至少5篇；

（5）写出本次课程设计的心得体会（至少500字）。

时间安排：第19周

参考文献：

江国强.EDA技术与应用. 北京：电子工业出版社，2010

John G. Proakis.Digital Communications. 北京：电子工业出版社，2011

指导教师签名：年月日

系主任（或责任教师）签名：年月日

摘要

数字基带通信系统作为现在主流的信息传输方式，研究其传输特性的非常有必要的。数字通信系统主要的两种通信模式: 数字频带传输通信系统，数字基带传输通信系统。在信息传输的时候，必须对其编码和解码的操作，能够有效地避免信息的失真，保证信息的完整性。在信息编码和解码过程，主要采用的是绝相和相绝的方式，这种方式安全，可靠，高效。在基带传输中，主要采用位同步。同步信号的提取方式采用自同步方式（直接法）。同步系统性能的好坏将直接影响通信质量的好坏，甚至会影响通信能否正常进行。本次课程设计就是讨论的基带传输系统。

关键词：通信原理，绝相，相绝，基带系统

目录

1 ISE软件介绍 (4)

1.1 ISE软件简介 (4)

1.2 ISE工程设计流程 (4)

2数字基带系统概述 (5)

2.1数字基带系统介绍 (5)

2.2 数字基带信号 (6)

2.3数字基带传输系统 (6)

2.4数字基带传输的要求及常用码型 (7)

3 数字基带通信系统的设计与建模 (8)

3.1实现原理介绍 (8)

3.2含绝相变换器和相绝变换器的基带系统的设计与建模 (8)

3.2.1系统模型 (8)

3.2.2 D触发器设计 (9)

3.2.3 异或门设计 (10)

3.3绝相变换器的设计 (11)

3.3.1绝相变换器的设计原理 (11)

3.3.2绝相变换器的代码 (12)

3.3.3绝相变换器的仿真分析 (13)

3.4相绝变换器的设计 (13)

3.4.1相绝变换器的电路设计 (13)

3.4.2相绝变换器的代码 (14)

3.4.3 相绝换器的仿真分析 (15)

3.5绝相和相绝变换器的综合设计 (15)

3.5.1绝相和相绝的基带系统的建模 (15)

3.5.2综合设计代码 (16)

3.5.3综合设计仿真分析 (17)

4 心得体会 (17)

5参考文献 (18)

本科生课程设计成绩评定表 (19)

1 ISE软件介绍

1.1 ISE软件简介

ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。相对容易使用的、首屈一指的PLD设计环境！ ISE将先进的技术与灵活性、易使用性的图形界面结合在一起，不管您的经验如何，都让您在最短的时间，以最少的努力，达到最佳的硬件设计。

1.2 ISE工程设计流程

利用Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：即输入（Design Entry）、综合（Synthesis）、实现(Implementation)、验证（Verification）、下载（Download）。

(1)图形或文本输入(Design Entry)

图形或文本输入包括原理图、状态机、波形图、硬件描述语言（HDL），是工程设计的第一步，ISE集成的设计工具主要包括HDL编辑器（HDL Editor）、状态机编辑器（StateCAD）、原理图编辑器（ECS）、IP核生成器（CoreGenerator）和测试激励生成器（HDL Bencher）等。常用的设计输入方法是硬件描述语言（HDL）和原理图设计输入方法。

(2) 综合（Synthesis）

综合是将行为和功能层次表达的电子系统转化为低层次模块的组合。一般来说，综合是针对VHDL来说的，即将VHDL描述的模型、算法、行为和功能描述转换为FPGA/CPLD基本结构相对应的网表文件，即构成对应的映射关系。

在Xilinx ISE中，综合工具主要有Synplicity公司的Synplify/Synplify Pro，Synopsys 公司的FPGA Compiler II/ Express， Exemplar Logic公司的 LeonardoSpectrum和Xilinx ISE 中的XST等，它们是指将HDL语言、原理图等设计输入翻译成由与、或、非门，RAM，寄存器等基本逻辑单元组成的逻辑连接（网表），并根据目标与要求优化所形成的逻辑连接，输出edf和edn等文件，供CPLD/FPGA厂家的布局布线器进行实现。

(3) 实现(Implementation)

实现是根据所选的芯片的型号将综合输出的逻辑网表适配到具体器件上。

Xilinx ISE的实现过程分为：翻译（Translate）、映射（Map）、布局布线（Place & Route）等3个步骤。

ISE集成的实现工具主要有约束编辑器（Constraints Editor）、引脚与区域约束编辑器（PACE）、时序分析器（Timing Analyzer）、FPGA底层编辑器（FGPA Editor）、芯片观察窗（Chip Viewer）和布局规划器（Floorplanner）等。

(4) 验证（Verification）

验证(Verification)包含综合后仿真和功能仿真（Simulation）等。功能仿真就是对设计电路的逻辑功能进行模拟测试，看其是否满足设计要求，通常是通过波形图直观地显示输入信号与输出信号之间的关系。综合后仿真在针对目标器件进行适