IC 封装热阻的定义与量测技术

IC封装热阻的定义与量测技术

刘君恺

热阻值用于评估电子封装的散热效能，是热传设计中一个相当重要的参数，正确了解其物理意义以及使用方式对于电子产品的设计有很大的帮助，本文中详细介绍了热阻的定义、发展、以及量测方式，希望使工程设计人员对于热阻的观念以及量测方式有所了解，有助于电子产品的散热设计。

介绍

近年来由于电子产业的蓬勃发展，电子组件的发展趋势朝向高功能、高复杂性、大量生产及低成本的方向。组件的发热密度提升，伴随产生的发热问题也越来越严重，而产生的直接结果就是产品可靠度降低，因而热管理（thermal management）相关技术的发展也越来越重要【1】。电子组件热管理技术中最常用也是重要的评量参考是热阻（thermal resistance），以IC封装而言，最重要的参数是由芯片接面到固定位置的热阻，其定义如下：

热阻值一般常用?或是R表示，其中Tj为接面位置的温度，Tx为热传到某点位置的温度，P为输入的发热功率。热阻大表示热不容易传递，因此组件所产生的温度就比较高，由热阻可以判断及预测组件的发热状况。电子系统产品设计时，为了预测及分析组件的温度，需要使用热阻值的数据，因而组件设计者则除了需提供良好散热设计产品，更需提供可靠的热阻数据供系统设计之用【2】。

对于遍布世界各地的设计及制造厂商而言，为了要能成功的结合在一起，必须在关键技术上设定工业标准。单就热管理技术而言，其中就牵涉了许多不同的软硬件制造厂商，因此需透过一些国际组织及联盟来订定相关技术标准。

本文中将就热阻的相关标准发展、物理意义及量测方式等相关问题作详细介绍，以使电子组件及系统设计者了解热阻相关的问题，并能正确的应用热阻值于组件及系统设计。

封装热传标准与定义

在1980年代，封装的主要技术是利用穿孔（through hole）方式将组件安装于单面镀金属的主机板，IC组件的功率层级只有1W左右，在IC封装中唯一的散热增进方式是将导线架材料由低传导性的铁合金Alloy42改为高传导性的铜合金。

随着技术的提升，从1990年代开始，半导体及电子封装技术已经有了很大的进步，为了增加组装密度，组件的安装方式采用表面黏着(surface mount)技术，虽然机板采用更多电源层的多层铜箔的机板，然而所产生的热传问题却更为严重。为了增加封装的散热效能，开始将金属的散热片（heat spreader）插入封装之中。在1990年代晚期，BGA（Ball Grid Array）的封装型式开始发展，由于面数组的方式可容纳更多的锡球作为I/O，因此封装的体积大量缩小，而相对的机板的I/O线路也越来越小，使封装技术朝向更进一步的演进，产生的热传问题也较以往更为严重。

早期的电子热传工业标准主要是SEMI标准【3】，该标准定义了IC封装在自然对流、风洞及无限平板的测试环境下的测试标准。自1990年之后，JEDEC JC51委员会邀集厂商及专家开始发展新的热传工业标准，针对热管理方面提出多项的标准【4】，其中包含了已出版的部分、已提出的部分建议提出的部分，热管理相关标准整理成如图一之表格分布。和

SEMI 标准相比，虽然基本量测方式及原理相同，但内容更为完整，另外也针对一些定义做更清楚的说明【5】。

OVERVIEW JESD51

THERMAL

THERMAL

COMPONE

NT

DEVICE

THERMAL MEASUREME

NT

MEASUREME NT ENVIRONME NT MOUNTING CONSTRUCTI ON MODELIN G APPLICATION

Electrical Test Natural L ow

Effective Thermal Test

Chip Detailed Model Application of Method Convection Thermal Cond. Guideline

Guideline

Thermal Standards JESD51_1

JESD 51-2

Thermal Test Bd. (Wire Bond.) Guideline

JESD 51-3

JESD51-4

Infrared Test

Forced Hi Effective Thermal Test Chip Submerged Detail Jet

Impingeme

nt Specification

Method

Convection Thermal Cond. Guideline

Conduction Mode

Guidelines for

JESD51-2

Thermal Test Bd.

Flip Chip DCA Validation

Method

Package

JESD51-7

Manufactures

Test Method

Heat Sink

Area Array Dual Cold Plate

Specification Implementation Junction-to- Thermal Test Bd. Conduction Model Guideline for for Active Die

Case JESD 51-9

Validation Method PCB Tolerance

Verification Transient Test PCB Direct Attach Compact Model Method

Junction to- Thermal Test Bd. Guideline

Board JESD 51-5

JESD51-8