实验三-移位寄存器及跳转指令实验
移位寄存器实验报告
移位寄存器实验报告实验题目：移位寄存器一、实验目的了解移位寄存器的原理，掌握移位寄存器的应用。
二、实验原理移位寄存器是一种存储器件，用于将二进制数据以位为单位进行移位操作。
移位寄存器由若干个D触发器组成，每个D触发器的输出接入下一个D触发器的输入，以此类推，形成了一个环形移位结构。
移位寄存器有三种基本工作模式：串行输入并行输出（SIPO），并行输入串行输出（PISO）和并行输入并行输出（PIPO）。
在SIPO模式下，输入数据串行输入到移位寄存器的最高位，然后逐个向低位移位，最终输出到最低位。
在PISO模式下，输入数据并行输入到移位寄存器的每个位，然后逐个向高位移位，最终输出到最高位。
在PIPO模式下，输入数据并行输入到移位寄存器的每个位，然后逐个向低位移位，最终输出到每个输出端口。
移位寄存器的应用很广泛，其中最常见的是时序信号的处理。
移位寄存器可以用于数字频率合成、序列生成、编码器和解码器等方面。
三、实验设备1. 计算机2. Xilinx ISE14.6软件3. BASYS2开发板4. USB下载器四、实验步骤1. 设计移位寄存器的电路原理图并进行仿真。
2. 在Xilinx ISE14.6软件中创建工程并添加源、约束和测试文件。
3. 将电路原理图转换成Verilog HDL代码。
4. 将Verilog HDL代码综合为综合网表，并进行时序分析。
5. 将综合网表映射到BASYS2开发板上并进行状态机调试。
6. 使用USB下载器将设计好的逻辑文件下载到FPGA上。
7. 连接开发板的输入输出端口，验证移位寄存器的正确性，并观察输出端口结果。
五、实验结果与分析通过移位寄存器的实验，我们学会了如何使用Verilog HDL设计并实现移位寄存器，并对移位寄存器进行了详细的仿真、综合、映射和下载调试。
在实验过程中，我们还学会了串行输入并行输出（SIPO），并行输入串行输出（PISO）和并行输入并行输出（PIPO）三种基本工作模式，掌握了移位寄存器在数字频率合成、序列生成、编码器和解码器等领域中的使用方法。
移位寄存器及其应用实验报告
移位寄存器及其应用实验报告1. 背景在数字电路中，移位寄存器是一种常见的基本电路元件。
它可以将输入数据按照一定规则进行移位操作，并输出处理后的数据。
移位寄存器通常由触发器构成，分为串行移位寄存器和并行移位寄存器。
在实际应用中，移位寄存器常用于数据存储、数据传输、脉冲发生器等方面。
本实验旨在通过设计移位寄存器电路及其应用电路的实验，加深对移位寄存器工作原理的理解，掌握其应用。
2. 实验目的1.了解移位寄存器的基本原理；2.学会设计移位寄存器电路及其应用电路；3.掌握移位寄存器的应用方法。
3. 实验原理与方法3.1 移位寄存器原理移位寄存器将输入数据按照一定规则进行移位操作，并输出处理后的数据。
常见的移位规则包括：左移、右移、循环左移、循环右移等。
移位寄存器通常由触发器构成，触发器的状态决定了寄存器中存储的数据。
本实验主要探究两种常用的移位寄存器：串行移位寄存器和并行移位寄存器。
3.1.1 串行移位寄存器串行移位寄存器中，数据是按照位的顺序逐个进行移位的。
串行移位寄存器可以通过级联多个D触发器实现，每个D触发器的输出与下一个D触发器的输入相连。
3.1.2 并行移位寄存器并行移位寄存器中，数据的位同时进行移位。
并行移位寄存器可以通过级联多个D 触发器实现，每个D触发器的输入都与移位数据的对应位相连。
3.2 实验所用材料与方法3.2.1 材料•移位寄存器芯片•发光二极管（LED）•电路连接线3.2.2 方法1.实验预备：准备实验所需的移位寄存器芯片、LED和电路连接线。
2.按照移位寄存器原理，设计移位寄存器电路并进行布线连接。
3.使用示波器检查电路的正确性。
4.进行实验验证，观察移位寄存器的运行情况，并记录实验结果。
4. 实验结果与分析本实验设计了一个4位串行移位寄存器电路，并进行了验证实验。
首先，按照原理部分的描述，我们选择了一个基于D触发器的4位串行移位寄存器芯片。
通过连接四个D触发器，将其串联起来，即可构成一个4位的串行移位寄存器。
移位寄存器实验报告结果
一、实验目的本次实验的主要目的是通过搭建移位寄存器实验电路，验证移位寄存器的逻辑功能，并了解其在数字系统中的应用。
实验内容包括：移位寄存器的基本原理、实验电路搭建、实验现象观察和结果分析。
二、实验原理移位寄存器是一种具有移位功能的寄存器，它可以实现数据的串行输入和串行输出。
在时钟脉冲的作用下，移位寄存器中的数据可以依次左移或右移。
根据移位寄存器存取信息的方式不同，可分为串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的是4位双向通用移位寄存器，型号为74LS194或CC40194。
74LS194具有5种不同操作模式：即并行送数寄存、右移、左移、保持及清零。
其逻辑符号及引脚排列如图1所示。
图1 74LS194的逻辑符号及其引脚排列三、实验电路搭建1. 电路元件准备：74LS194芯片、电阻、电容、二极管、连接线等。
2. 电路搭建：按照图1所示，将74LS194芯片的引脚与电阻、电容、二极管等元件连接，形成移位寄存器实验电路。
3. 电源连接：将电源正负极分别连接到电路板上的VCC和GND端。
四、实验现象观察1. 实验现象一：串行输入，并行输出。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接高电平，CR端接地。
（2）使用串行输入端输入数据，观察并行输出端的数据变化。
（3）实验现象：当输入串行数据时，并行输出端依次输出对应的数据。
2. 实验现象二：并行输入，串行输出。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接低电平，CR端接地。
（2）使用并行输入端输入数据，观察串行输出端的数据变化。
（3）实验现象：当输入并行数据时，串行输出端依次输出对应的数据。
3. 实验现象三：左移、右移操作。
（1）将74LS194的SR端接地，SL端接高电平，S1、S0端分别接高电平和低电平，CR端接地。
（2）观察移位寄存器中的数据在时钟脉冲的作用下左移或右移。
（3）实验现象：在时钟脉冲的作用下，移位寄存器中的数据依次左移或右移。
西门子实验指导书(S7-200-CPU226)
实验指导书启东计算机总厂有限公司DICE - PLCSM400目录第一章系统简介一、可编程序控制器（PC）主机二、编程装置三、输入输出部分四、输入/输出接口的使用方法五、实验演示屏介绍第二章软件的安装与使用一、软件的安装二、软件的使用第三章PLC控制实验实验一基本指令实验实验二定时器及计数器指令实验实验三移位寄存器指令实验实验四置位/复位及脉冲指令实验实验五跳转指令实验实验六常用功能指令实验实验七舞台灯的PLC控制实验八LED数码管显示控制实验九交通信号灯的自动控制实验十驱动步进电机的PLC控制实验十一电机的星/三角启动控制实验十二机械手的PLC自动控制实验十三四层电梯的PLC控制实验十四刀库捷径方向选择控制实验十五物料混合控制实验十六水塔水位控制实验十七邮件分拣控制实验十八四级传送带的控制第四章电子实验演示装置的使用一、简介二、电子实验演示装置软件的安装三、电子实验装置的测试四、电子实验演示装置的实验五、电子演示装置的实验说明正文第一章系统简介西门子（SIMATIC）S7-200系列小型PLC（Micro PLC）可应用于各种自动化系统。
紧凑的结构、低廉的成本以及功能强大的指令使得S7-200 PLC成为各种小型控制任务的理想的解决方案。
S7-200产品的多样化以及基于Windows的编程工具，使您能够更加灵活地完成自动化任务。
S7-200功能强，体积小，使用交流电源可在85～265V范围内变动，且机内还设有供输入用的DC-24V电源。
可编程序控制器（简称PC）在进行生产控制或实验时，都要求将用户程序的编码表送入PC的程序存贮器，运行时PC根据检测到的输入信号和程序进行运算判断，然后通过输出电路去控制对象。
所以典型的PC系统由以下三部分组成：输入/输出接口、PC主机、通讯口。
一、可编程序控制器（PC）主机在我们的实验箱中，选用的PC主机是SIMATIC S7-200 CPU226，有24个输入点，16个输出点，可采用助记符和梯形图两种编程方式。
移位寄存器实验报告
移位寄存器实验报告姓名：陈素学号：3120100621 专业：软件工程课程名称：逻辑与计算机设计基础实验同组学生姓名：张闻实验时间：y yyy-mm-dd 实验地点：紫金港东4-509 指导老师：一、实验目的和要求掌握移位寄存器的工作原理及设计方法掌握串、并数据转换的概念与方法了解序列信号在CPU控制器设计中的应用二、实验内容和原理2.1 实验原理带并行置入的移位寄存器移位寄存器：每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位必须采用主从触发器或边沿触发器不能采用电平触发器数据移动方式：左移、右移数据输入输出方式串行输入，串行输出串行输入，并行输出并行输入，串行输出串行输入的移位寄存器使用D触发器，可构成串行输入的移位寄存器2.2 标题<正文>带并行输入的右移移位寄存器数据输入移位寄存器的方式：串行输入、并行输入带并行输入的8位右移移位寄存器module shift_reg(clk, S, s_in, p_in, Q); input wire clk, S, s_in; input wire [7:0] p_in; output wire [7:0] Q; wire [7:0] D; wire nS;FD FDQ0(.C(clk), .D(D[0]), .Q(Q[0])), FDQ1(.C(clk), .D(D[1]), .Q(Q[1])), FDQ2(.C(clk), .D(D[2]), .Q(Q[2])), FDQ3(.C(clk), .D(D[3]), .Q(Q[3])), FDQ4(.C(clk), .D(D[4]), .Q(Q[4])), FDQ5(.C(clk), .D(D[5]), .Q(Q[5])), FDQ6(.C(clk), .D(D[6]), .Q(Q[6])), FDQ7(.C(clk), .D(D[7]), .Q(Q[7]));OR2 D0_L(.I0(L_0), .I1(R_0), .O(D[0])), D1_L(.I0(L_1), .I1(R_1), .O(D[1])), D2_L(.I0(L_2), .I1(R_2), .O(D[2])), D3_L(.I0(L_3), .I1(R_3), .O(D[3])), D4_L(.I0(L_4), .I1(R_4), .O(D[4])),串行输入SD5_L(.I0(L_5), .I1(R_5), .O(D[5])), D6_L(.I0(L_6), .I1(R_6), .O(D[6])), D7_L(.I0(L_7), .I1(R_7), .O(D[7]));并行－串行转换器 没有启动命令时并行－串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器2.1 实验内容用Verilog HDL语言，采用结构化描述方法设计一个8位带并行输入的右移移位寄存器。
条件跳转指令实验报告(3篇)
第1篇一、实验目的本次实验旨在通过编程实践，了解和掌握条件跳转指令的基本原理和应用，熟悉汇编语言中常用的条件跳转指令，并能够根据程序需求合理运用这些指令实现程序的逻辑控制。
二、实验环境1. 操作系统：Windows 102. 汇编语言编译器：MASM3. 开发环境：Visual Studio 2019三、实验内容本次实验主要涉及以下内容：1. 条件跳转指令的分类及功能介绍2. 条件跳转指令的应用示例3. 编写一个简单的条件跳转程序，实现特定功能四、实验步骤1. 了解条件跳转指令条件跳转指令是汇编语言中的一种控制指令，根据指定的条件执行跳转操作。
常见的条件跳转指令包括：- 跳转如果等于（JE）：当比较结果为零时跳转到指定位置。
- 跳转如果不等于（JNE）：当比较结果不为零时跳转到指定位置。
- 跳转如果小于（JL）：当比较结果小于时跳转到指定位置。
- 跳转如果不小于（JGE）：当比较结果不小于时跳转到指定位置。
- 跳转如果小于等于（JLE）：当比较结果小于等于时跳转到指定位置。
- 跳转如果不大于（JG）：当比较结果不大于时跳转到指定位置。
2. 编写条件跳转程序以下是一个简单的条件跳转程序示例，该程序用于判断两个整数的大小，并输出相应的信息。
```assembly.datanum1 DWORD 10num2 DWORD 20result BYTE ?.codemain PROC; 初始化寄存器MOV EAX, num1MOV EBX, num2; 比较两个整数CMP EAX, EBX; 如果 num1 等于 num2，则输出 "Equal"JE Equal; 如果 num1 不等于 num2，则判断 num1 是否小于 num2JNE NotEqual; 如果 num1 小于 num2，则输出 "Less than"JL LessThan; 如果 num1 不小于 num2，则输出 "Greater than"JG GreaterThanEqual:MOV result, 'E' ; 等于JMP EndNotEqual:MOV result, 'N' ; 不等于JMP EndLessThan:MOV result, 'L' ; 小于JMP EndGreaterThan:MOV result, 'G' ; 大于End:; 输出结果MOV AL, resultCALL WriteCharCALL Crlf; 结束程序MOV EAX, 0retmain ENDPEND main```3. 编译与运行程序使用MASM和Visual Studio 2019编译上述程序，生成可执行文件。
移位寄存器实验报告
移位寄存器课程设计报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。
74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。
有如下功能表（三）实验内容1.按如下电路图连接电路十个输入端，四个输出端，主体为74194.2.波形图参数设置：End time：2us Grid size:100ns波形说明：clk:时钟信号； clrn：置0s1s0:模式控制端 sl_r:串行输入端abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。
3.数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102clk:122 clk0:125 clrn:95q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。
根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。
应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。
（2）仿真常规方法步骤是什么？有什么注意事项？a)新建波形文件后波形图参数设置b)添加结点或总线后信号整合与位置分配c)激励输入及分段仿真注意事项：1.激励输入信号与待分析输出信号上下放置，界限分明；时钟信号置顶，其他输入信号可按异步控制，同步控制，数据输入顺序向下放置；同一元器件的控制信号就近放置；同一功能的控制信号就近放置；2.符合总线形式的IO信号优先整合；同一器件和同一属性的控制信号优先整合；脉冲信号一般不整合；整合前信号应按高位到低位顺序向下放置；整合后信号名以能直观反映该信号功能为宜；3.首先设置时钟信号等系统信号激励完成电路初始状态，其次将时间轴划分为连续的时间段，一时间段完成一小步实验内容。
实验一：移位寄存器
EDA与SOPC基础一一实验一: 通用移位寄存器的设计一、实验目的:学习使用QuartusII软件完成时序逻辑电路的设计, 掌握通用移位寄存器的基本设计方法。
二、实验内容:用VHDL设计一个多功能通用移位寄存器, 要求具有同步置位(load)、异步复位(clr)、无符号数左移(sel=11)、无符号数右移(sel=10)、循环左移(sel=01)、循环右移(sel=00)等六项基本功能。
结合UP-SOPC1000实验系统, 通过QuartusII软件对其进行仿真和硬件测试。
三、实验步骤:1.完成同步加载以及异步复位功能。
2.当输入sel=11时实现无符号左移功能。
3.当输入sel=10时实现无符号右移功能。
4.当输入sel=01时实现循环左移功能。
5.当输入sel=00时实现循环右移功能。
6.利用QuartusII软件对所写程序进行时序仿真与分析最后完成管脚琐定及在线编程。
四、VHDL语言程序设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;entity shift is --- 定义实体名为shift port (clk,load,clr: in bit; --- 定义输入输出端口date_in: in std_logic_vector(3 downto 0);set: in std_logic_vector(1 downto 0);date_out: out std_logic_vector(3 downto 0));end entity;architecture one of shift is --- 定义结构体名为one signal date :std_logic_vector(3 downto 0);beginprocess(clk,clr,set,date_in,load) --- 进程的开始, 主程序部分 beginif clr = '1' then date <= "0000";elsif clk'event and clk = '1' thenif load='1' then date <= date_in;elsecase set iswhen "11" => date <= date(2 downto 0) & '0' ; --- 无符号左移when "10" => date <= '0' & date(3 downto 1) ; --- 无符号右移when "01" => date <= date(2 downto 0) & date(3) ; --- 循环左移when "00" => date <= date(0) & date(3 downto 1) ; --- 循环右移when others => date <= "0000";end case;end if;end if;date_out <= date; --- 输出数据end process;end one;五、顶层电路框图及时序波形图六、引脚说明以及波形分析根据要求, 程序中clr是具有异步复位功能, 当为1时对系统进行复位, 其优先级最高；Load是同步置位功能, 当时钟上升沿来临时若此时load=1,则输出当前值；Clk是时钟信号, 上升沿有效；Sel为选通信号, 取值范围sel={00,01,10,11}分别对应循环右移, 循环左移, 无符号右移和无符号左移；从波形图中可以看出, 在异步复位信号clr为1的期间, 系统处于复位状态, 输出一直为0；在异步复位信号为0以及同步置位信号load为1期间, 也就是第三个上升沿之时, 系统输出当前的状态data_in=1101；接下来sel=00表示循环右移, 随着上升沿的到来输出从1101到1110再到0111, 这是循环右移的过程, 此后, 随着选通信号sel的变化, 输出随之而变化, 符合实验的要求。
寄存器实验实验报告
寄存器实验实验报告一. 引言寄存器是计算机中重要的数据存储器件之一，用于存储和传输数据。
通过对寄存器进行实验，我们可以更好地理解寄存器的工作原理和应用。
本实验旨在通过设计和测试不同类型的寄存器，深入掌握寄存器的各种功能和操作。
二. 实验设计本实验设计了两个寄存器的实验，分别为移位寄存器和计数器寄存器。
1. 移位寄存器实验移位寄存器是一种特殊的串行寄存器，它能够实现对数据位的移位操作。
本实验设计了一个4位的移位寄存器，分别使用D触发器和JK触发器实现。
实验步骤如下：1) 首先，根据设计要求将4个D或JK触发器连接成移位寄存器电路。
2) 确定输入和输出端口，将输入数据连接到移位寄存器的输入端口。
3) 设计测试用例，输入测试数据并观察输出结果。
4) 分析实验结果，比较不同触发器类型的移位寄存器的性能差异。
2. 计数器寄存器实验计数器寄存器是一种能够实现计数功能的寄存器。
本实验设计了一个二进制计数器，使用T触发器实现。
实验步骤如下：1) 根据设计要求将多个T触发器连接成二进制计数器电路。
2) 设计测试用例，输入计数开始值，并观察输出结果。
3) 测试计数的溢出和循环功能，观察计数器的行为。
4) 分析实验结果，比较不同计数器位数的性能差异。
三. 实验结果与分析在实验过程中，我们完成了移位寄存器和计数器寄存器的设计和测试。
通过观察实验结果，可以得出以下结论：1. 移位寄存器实验中，无论是使用D触发器还是JK触发器，移位寄存器都能够正确地实现数据位的移位操作。
而使用JK触发器的移位寄存器在性能上更加优越，能够实现更复杂的数据操作。
2. 计数器寄存器实验中，二进制计数器能够准确地实现计数功能。
通过设计不同位数的计数器，我们发现位数越多，计数范围越大。
综上所述，寄存器是计算机中重要的存储器件，通过实验我们深入了解了寄存器的工作原理和应用。
移位寄存器和计数器寄存器都具有广泛的应用领域，在数字电路设计和计算机系统中起到了重要作用。
数电6实验报告--移位寄存器及其应用
学生实验报告系别电子信息学院课程名称电子技术实验班级 12通信A 实验名称移位寄存器及其应用姓名实验时间2014年4月29 日学号 20120101010 指导教师陈卉成绩教师签名陈卉批改时间2014年月日报告内容一、实验目的1. 掌握四位双向移位寄存器的逻辑功能与使用方法。
2. 了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器。
二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。
根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图15-1所示。
图15-1 74LS194(或CC40194)的逻辑符号及引脚排列表14-1 74LS194的功能表其中SR为右移串行输入端，SL为左移串行输入端；功能作用如表15-1所示。
2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示。
图14-2 环形计数器示意图将输出端Q3与输入端SR相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次右移。
同理，将输出端Q0与输入端SL相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次左移。
（2）实现数据串、并转换1 串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。
下面是用两片74LS194构成的七位串行/并行转换电路。
图14-3 七位串行/并行转换电路示意图电路中S0端接高电平1，S1受Q7控制，两片寄存器连接成串行输入右移工作模式。
移位寄存器及其应用实验报告
移位寄存器及其应用实验报告一、实验目的1.了解移位寄存器的基本原理和工作方式；2.掌握移位寄存器的应用场景和使用方法；3.通过实验验证移位寄存器的功能和性能。
二、实验原理移位寄存器是一种特殊的寄存器，它可以将数据按照一定的规律进行移位操作。
移位操作可以分为左移和右移两种方式，左移是将数据向左移动一定的位数，右移则是将数据向右移动一定的位数。
移位寄存器可以用于数据的移位、数据的存储和数据的转换等多种应用场景。
移位寄存器的基本原理是利用触发器和门电路实现数据的移位操作。
触发器是一种存储器件，可以存储一个二进制位的数据。
门电路则是一种逻辑电路，可以实现数据的逻辑运算。
移位寄存器通常由多个触发器和门电路组成，可以实现多位数据的移位操作。
移位寄存器的工作方式是通过时钟信号来控制数据的移位操作。
当时钟信号为高电平时，移位寄存器开始工作，数据按照一定的规律进行移位操作。
当时钟信号为低电平时，移位寄存器停止工作，数据保持不变。
移位寄存器还可以通过控制输入端和输出端的电平来实现不同的功能。
三、实验内容本次实验主要是通过实验板上的移位寄存器模块，实现数据的移位和存储操作。
具体实验内容如下：1.将实验板上的移位寄存器模块连接到开发板上；2.使用开发板上的按键控制移位寄存器的工作方式，包括左移、右移、存储和清零等操作；3.使用示波器观察移位寄存器的时钟信号和数据输出信号，验证移位寄存器的工作状态和性能。
四、实验步骤1.将实验板上的移位寄存器模块连接到开发板上，按照连接图进行连接；2.使用开发板上的按键控制移位寄存器的工作方式，具体操作如下：（1）按下左移按键，移位寄存器开始向左移动数据；（2）按下右移按键，移位寄存器开始向右移动数据；（3）按下存储按键，移位寄存器将当前数据存储到寄存器中；（4）按下清零按键，移位寄存器将当前数据清零。
3.使用示波器观察移位寄存器的时钟信号和数据输出信号，具体操作如下：（1）将示波器的探头连接到移位寄存器的时钟输入端，观察时钟信号的波形；（2）将示波器的探头连接到移位寄存器的数据输出端，观察数据输出信号的波形。
数电实验之移位寄存器
移位寄存器一实验目的1．学习用D触发器构成移位寄存器（环行计数器）2．掌握中规模集成电路双向移位寄存器逻辑功能及使用方法二实验原理1、用4个D触发器组成4位移位寄存器，将每位即各D触发器的输出Q1、Q2、Q3、Q4分别接到四个0—1指示器（LED）将最后一位输出Q4反馈接到第一位D触发器的输入端，则构成一简单的四位移位环行计数器。
2、移位寄存器具有移位功能，是指寄存器中所存的代码能够在时钟脉冲的作用下依次左移或右移。
对于即能左移又能右移的寄存器称为双向移位寄存器。
只需要改变左移、右移的控制信号便可实现双向移位的要求。
根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向移位寄存器，型号为74LS194A（或CD40194），两者功能相同，其引脚分布图如下图18.1所示：其中A、B、C、D为并行输入端，A为高位依次排列；Q A、Q B、Q C、Q D为并行输出端；S R为右移串行输入端；S L为左移串行输入端；S1、S0为操作模式控制端；CLR为异步清零端；低电平有效；CLK为CP时钟脉冲输入端。
74LS194A有5种工作模式：并行输入，右移（Q D→Q A），左移（Q D←Q A），保持和清零。
74LS194功能表如表18.1所示：CLR CP S1S0工作状态0 1 1 1 1 XX↑↑↑X X000 1101 1置零保持右移，S R为串行输入，Q A为串行输出左移，S L为串行输入，Q D为串行输出并行输入表18.1三实验器件数字实验箱集成电路芯片：74LS74×2 （CD4013×2）；74LS75 ；74LS76 ；74LS194A （CD40194）。
图18.1四实验内容1.用74LS74组成移位寄存器，使第一个输出端点亮LED并使其右移循环。
顺序是FF1、FF2、FF3、FF4。
A) 1. 用两个74LS74按图18.2连接：图18.21. CP时钟输入先不接到电路中（单步脉冲源或连续脉冲源）；1.连接线路完毕，检查无误后加+5V电源；2.观察4个输出端的LED应该是不亮的，如果有亮的话，应按清零端的逻辑开关，（给出一个低电平信号清零后，再将开关置于高电平）即将4个D触发器输出端的LED清零。
实验47 验证性实验——移位寄存器逻辑功能测试和应用
实验47 验证性实验——移位寄存器逻辑功能测试和应用一．实验目的l ．验证移位寄存器的逻辑功能；2．掌握集成电路4位双向移位寄存器的使用方法；3．学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。
二．实验原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。
有些集成移位寄存器同时设有左移或右移控制端，可根据左移或右移信号实现双向移位的要求。
根据移位寄存器存取信息方式的不同分为串入串出、串入并出、并入串出、并入并出这4种形式。
本实验选用的4位双向通用移位寄存器CD40194或74LS194，两者功能和引脚相同，可互换使用。
逻辑符号及引脚排列如图47-1所示。
其中，D 0、D 1、D 2、D 3为并行输入端；Q 0、Q 1、Q 2、Q 3为并行输出端：D IR 为右移串行输入端，D IL 为左移串行输入端；S 1、S 0为操作模式控制端；¯¯R d为异步(亦称为无条件)清零端；CP 为时钟脉冲输入端。
CD40194有5种不同操作模式：即数据在D 3、D 2、D 1、D 0端并行送入寄存、右移(数据由Q 0→Q 3移动)、左移(数据由Q 3→Q 0移动)、保持及清零。
S 1、S 0和¯R d 端的控制作用如表47-1所示。
表47-1 S、S 和¯R的控制作用 2．移位寄存器的用途 移位寄存器除了可以作为寄存器外，通过适当的连接，还可以成为移位寄存器型计数器、顺序脉冲发生器、串行累加器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。
本实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。
其他用途自行参考有关资料。
(1)环形计数器环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环移位实现计数。
把输出端Q 3与右移输入端D IR 相连，设初始状态Q 0Q 1Q 2Q 3=1000，则在时钟脉冲CP 的作用下，Q 0Q 1Q 2Q 3将依次变为0100→0010→0001→1000→……，如表47-2所示。
实验三移位寄存器及其应用
CR
Q0' Q1' Q2' Q3'
M1
O
CT74LS194(2) M0
1
DSR CR D0 D1 D2 D3 DSL
X
X XX X
13进制扭环 计数器及其 状态转换表
双向移位寄存器设计
工作原理：
当X=1时，M1=0， M0=1，执行右移功能；
n=3，其模值 M=2×3=6；
当X=1时，M1=1， M0=0，执行左移功能。
说明 置零
1 × × 0 × × ××××
保持
111 101
× × d0 d1 d2 d3 d0 d1 d2 d3 并行置数
× 1 × × × × 1 Q0 Q1 Q2 右移输入1
101
× 0 × × × × 0 Q0 Q1 Q2 右移输入0
110
1 × × × × × Q1 Q2 Q3 1 左移输入1
辑功能、管脚排列及其各种应用方法。 ❖ 设计出实验要求的电路图……
74LS194构成的顺序脉冲发生器及其波形
74LS194构成的七进制扭环形计数器 74LS194构成的六进制扭环形计数器 请根据移位原理，自行推导其工作过程，
移位寄存器的级联
&
Q0 Q1 Q2 Q3
M1
O
CT74LS194(1) M0
1
DSR CR D0 D1 D2 D3 DSL
X
CP
X XX X
❖ 时间安排： ❖ 讲授: ❖ 实验用时： ❖ 随堂考试准备时间： ❖ 考试时间：
20分钟 40分钟 30分钟 50分钟
四、思考题
❖ 顺序脉冲发生器可用于流水灯控制吗？有什 么区别？
❖ 若设计M=20的扭环形计数器，需要几片 74LS194？如何连接？
13.实验十三 移位寄存器指令实验
２、左移指令（SFTL） 左移指令 SFTL 格式如图 ６.１３.５（a）所示 ，其指令
代号为 FNC３５ 。 指令中 S１ 、D１ 、n１ 和 n２意义同 右移指令 。
当 X０ 第一次脉冲到来时 ，M１５ ～ M１２（４ 位） 移出 ，同时整个 １６ 寄存器中 ，每 ４ 位作为一个单元向 前移动一次 ，X３ 、X２ 、X１ 和 X０ 送最低 ４ 位 M３ 、 M２ 、M１ 和 M０ ； 当 X０ 第二次脉冲到来时 ， 再重复上述左移功能 ， 每次 ４ 位一组向左移位 ， 其功能 如图 6.１３.５（b）所示 。
四 、实验器材 1、可编程序控制器实验台 2、编程电缆 3、连接导线
一台 一根 若干
五、实验报告要求 １、 按一定的格式完成实验报告 。 ２、写出右移 、 左移指令的格式 。 ３、写出实验中所使用的程序 。 并自行设计一程序 ， 使输出 ８ 位中有两个“1”移位 ， 移到规定位置后 ， 再循环往复 。
三 、实验内容及步骤
1.右移指令（SFTR）实验 ① 按图 ６.１３.２（b）所示指令表输入程序,并检查,使 其正确无误 。 ② PLC 置于运行状态 ，X０ 开关合上 ， 运行程序 ， 观察输出 Y０ ～ Y３ 的状态是否和表 ６.１３.１所示真 值表一致 。
③ PLC 置于编程状态，将 M０ ＝ Y０改成 M０＝Y ３ · Y２ · Y１ · Y０，参考图 ６.１３.４ 修改程序 ， 修 改完毕 ， 置 PLC 于运行状态 ， 再合上开关 X０ ， 观 察输出 Y０ ～ Y３ 的状态是否和表 ６.１３.２ 一致 。 ④ PLC 置于编程状态 ， 修改程序，即将移位寄存器从 ４ 位改成 ８ 位 ， 即移位指令中的 K４ 改成 K８（参考 图 ６.１３.４ 程序），修改完成后 ,再置 PLC 在运行状 态 ，合上开关 X０，观察输出 Y０ ～Y７ 的状态 ， 并记 录。
实验三-移位寄存器及跳转指令实验
PLC原理及应用课程实验实验报告当跳转指令的驱动输入X000为OFF时，Y000、Y001的状态由X001的状态决定；当跳转指令的驱动输入X000为ON时，Y000、Y001的状态保持跳转前X001的状态；当跳转指令的驱动输入X001为OFF时，Y002、Y003的状态由X003的状态决定；当跳转指令的驱动输入X001为ON时，Y002、Y003的状态保持跳转前X003的状态；Y005、Y006不受跳转指令影响，只由X004决定。
输入上面例程中的程序，观察程序运行结果。
4、移位指令：位右移：SFTR；位左移：SFTL5、指令适用的软元件：6、指令格式：7、指令功能：对于n1位（移动寄存器的长度）的位元件进行n2位的右移动或左移动的指令（指令执行时执行n2位的移位）。
驱动输入每一次由OFF → ON变化时执行n2位移位。
每移动一次移1位情况时，n2为K1。
8、例程说明下图是左移指令（SFTL）的操作过程。
①溢出← Y15～Y14；②Y15～Y14 ← Y13～Y12；③Y13～Y12 ← Y11～Y10；④Y11～Y10 ← Y9～Y8；⑤Y9～Y8 ← Y7～Y6；⑥Y7～Y6 ← Y5～Y4；⑦Y5～Y4 ← Y3～Y2；⑧Y3～Y2 ← Y1～Y0；⑨Y1～Y0 ← X1～X0；下图是右移指令（SFTR）的操作过程。
①溢出← Y20；②Y20 ← Y21；③Y21 ← Y22；④Y22 ← Y23；⑤Y23 ← Y24；⑥Y24 ← Y25；⑦Y25 ← Y26；⑧Y26 ← Y27；⑨Y27 ← X0；输入上面例程中的程序，观察程序运行结果。
9、设计要求1）艺术灯控制可以采用PLC来控制，如灯光的闪烁、移位及各种时序的变化。
艺术灯控制模块共有9只灯，如下图所示：艺术灯控制示意图现要求L1～L9号灯闪亮的时序如下：（1）L1～L9号灯全亮。
（2）L1～L9号灯由依次点亮。
（3）L1～L9号灯全亮。
组成原理实验(五)-移位寄存器实验
计算机组成原理实验(五)-运算器扩展实验实验项目名: 移位寄存器实验实验要求：通过实验，理解移位操作的重要的作用;熟悉实验台上移位寄存器部件的硬件连线和移位操作的控制信号;掌握移位寄存器的控制方法;验证移位运算的意义。
实验内容:（1）完成电路连接。
将运算器单元、输入模块和输出模块挂接到总线上，连接好时序启停模块，为运算器工作提供基本的时序参考信号。
（2）分析运算器单元的移位寄存器的数据通路，确定通过该寄存器实现一次移位操作所需的控制序号序列，根据其发生的先后时序关系,写出相应的微控制信号序列。
（3）通过实验台的微控制输入开关，逐条的输入微控制信号，通过输入单元输入运算数据，在控制信号和时序信号的作用下，利用单步工作模式,控制移位寄存器工作，观察输出的计算结果。
通过实验完成以下内容：A、验证各种移位操作的控制方法，记录结果。
B、设计控制信号，充分利用移位操作，实现以下运算：详细说明：（1）实验中使用的移位寄存器位于运算器单元，是由一片74LS299芯片构造的移位寄存器，通过内部逻辑连接，该移位寄存器可以实现对数据的循环左、右移和带进位CN的循环左、右移。
充分利用各种提供的移位方式，配合上次实验课学过的运算单元，可以实现简单的乘法和除法运算。
下面看下利用移位器进行运算的基本方法和步骤：（a）移位操作的实现方法：✶通过输入模块将待操作的数据送到总线（SW-B）；✶将总线上的数据打入移位寄存器（移位寄存器装数操作，见表1）；✶对数据进行移位操作（根据表1的说明，合理的设置控制信号）✶将移位结果送到总线上，以便观察或其它使用（299-B）；（b）移位运算与加法运算的配合：由于实验台的硬件限制，要实现简单的乘法运算，可以手动根据乘数的对应位值配置加法和移位操作实现。
✶将DR1寄存器作为部分积寄存器，初始化清零；✶将DR2寄存器作为被乘数寄存器，初始化为被乘数的绝对值；✶从乘数（绝对值）的最低位开始，根据对应位的值，控制ALU作DR1+DR2或者不加；✶将加运算的结果送入299移位寄存器，做带进位的循环右移操作，将移位结果重新送回DR1寄存器；根据移位操作执行后CN标志，记录乘积的的最低位；✶重复上述第3-5步，直到所有的乘数位都已考虑，完成乘法运算，乘积为DR1(部分积寄存器)的值（高位）和记录的所有移出CN位（低位）的合并；（2各模块控制信号说明：①输入模块：✶SW-B，开关输入信息送数据总线控制信号。
实验八 移位寄存器及其应用
实验八 移位寄存器及其应用一、实验目的1．熟悉移位寄存器的结构及工作原理 2．了解移位寄存器的应用。
二、实验原理移位寄存器是具有移位功能的寄存器。
它是一种由触发器链型连续组成的同步时序网络。
代码的移位是在统一的位移脉冲CP 控制下进行的。
每来一个移位位脉冲，原存贮于寄存器的信息代码就按规定的方向（左方或右方）同步移一位。
移位寄存器的类型，按移位的方式可分为左移﹑右移和双向移位寄存器；按其输入输出方式可分为并行输入—并行输出﹑并行输入—串行输出﹑串行输入—并行输出和串行输入—串行输出等几种。
移位寄存器应用较广。
利用移位寄存器可以构成计数分频电路﹑序列信号发生器、串/并行代码转换器、延时电路等。
移位寄存器的状态转移是按移存规律进行的，一般称为移存型计数器。
常用的移存型计数器有环行计数器和扭环形计数器。
下面介绍几种常用的MSI 移位寄存器及其应用。
74LS195为4位并行存取移位寄存器；74LS194为4位双向通用移位寄存器,它具有左移﹑右移﹑并行输入数据﹑保持及清除等五种功能。
它们的功能表及管脚图见附录. 应用举例：（一）移存型计数器 （1） 环形计数器环形计数器的特点是环形计数器的计数模数M=移位寄存器位数N ，且工作状态是依次循环出1或0，如4为环形计数器状态为0001-0010-0100-1000或1110-1101-1011-0111。
设计该类计数器往往要求电路能自启动。
（2） 扭环计数器扭环计数器又称为约翰逊计数器。
其特点是四位扭环计数器具有N=2n=8个有效计数状态，且相邻两状态间只有一位代码不同，因此扭环计数器的输出所驱动的组合网络不会产生功能竞争。
（3） 任意进制移存型计数器只要状态转移关系符合移存规律的计数器，就称为移存型计数器。
移存型计数器只要M ≠2N 时，就要考虑计数器的自启动问题。
移存型计数器子启动的方法有两种：①、 改变移位寄存器串行输入D 0的反馈方程，例如：让循环出“1”的4位环形计数器的D 0=012Q Q Q ++，使全“0”状态时的的D 0=1;如果是循环出“0”的4位环形计数器，则0120Q Q Q D =，使全“1”状态时的D 0=0,从而实现自启动。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PLC原理及应用课程实验实验报告
当跳转指令的驱动输入X000为OFF时，Y000、Y001的状态由X001的状态决定；
当跳转指令的驱动输入X000为ON时，Y000、Y001的状态保持跳转前X001的状态；
当跳转指令的驱动输入X001为OFF时，Y002、Y003的状态由X003的状态决定；
当跳转指令的驱动输入X001为ON时，Y002、Y003的状态保持跳转前X003的状态；
Y005、Y006不受跳转指令影响，只由X004决定。
输入上面例程中的程序，观察程序运行结果。
4、移位指令：位右移：SFTR；位左移：SFTL
5、指令适用的软元件：
6、指令格式：
7、指令功能：
对于n1位（移动寄存器的长度）的位元件进行n2位的右移动或左移动的指令（指令执行时执行n2位的移位）。
驱动输入每一次由OFF → ON变化时执行n2位移位。
每移动一次移1位情况时，n2为K1。
8、例程说明
下图是左移指令（SFTL）的操作过程。
①溢出← Y15～Y14；②Y15～Y14 ← Y13～Y12；③Y13～Y12 ← Y11～Y10；
④Y11～Y10 ← Y9～Y8；⑤Y9～Y8 ← Y7～Y6；⑥Y7～Y6 ← Y5～Y4；
⑦Y5～Y4 ← Y3～Y2；⑧Y3～Y2 ← Y1～Y0；⑨Y1～Y0 ← X1～X0；
下图是右移指令（SFTR）的操作过程。
①溢出← Y20；②Y20 ← Y21；③Y21 ← Y22；④Y22 ← Y23；⑤Y23 ← Y24；⑥Y24 ← Y25；
⑦Y25 ← Y26；⑧Y26 ← Y27；⑨Y27 ← X0；
输入上面例程中的程序，观察程序运行结果。
9、设计要求
1）艺术灯控制可以采用PLC来控制，如灯光的闪烁、移位及各种时序的变化。
艺术灯控制模块共有9只灯，如下图所示：
艺术灯控制示意图
现要求L1～L9号灯闪亮的时序如下：
（1）L1～L9号灯全亮。
（2）L1～L9号灯由依次点亮。
（3）L1～L9号灯全亮。
然后重复上述过程，循环往复。
2）、确定输入输出地址、并编写程序
3）、编译程序，无误后下载至PLC主机的存储器中，并运行程序。
4）、调试程序，直至符合设计要求。
5）、参考程序（ysd）及接线表
输入输出
主机实验模块注释主机实验模块注释X0 启动启动Y0 L1 灯L1 X1 停止停止Y1 L2 灯L2
Y2 L3 灯L3
Y3 L4 灯L4
Y4 L5 灯L5
Y5 L6 灯L6
Y6 L7 灯L7
Y7 L8 灯L8
Y10 L9 灯L9
COM COM GND COM1 24V
COM2 24V
COM3 24V
根据自己的想法，设计一个不同控制顺序的程序。
参考程序：
10、设计循环移位的16位节日彩灯控制程序，移位的时间间隔为1s，首次扫描时用M8002来设置彩灯的初值，X20为ON时循环左移1位，X20为OFF时循环右移1位。
梯形图如图所示。