基于NE564的锁相倍频电路(32倍频)
实验三2FSK调制与解调实验一、实验目的

实验三2FSK调制与解调实验一、实验目的1、了解二进制移频键控2FSK 信号的产生过程及电路的实现方法。
2、了解非相干解调器过零检测的工作原理及电路的实现方法。
3、了解相干解调器锁相解调法的工作原理及电路的实现方法。
二、实验内容1、了解相位不连续2FSK 信号的频谱特性。
2、了解2FSK(相位不连续)调制,非相干、相干解调电路的组成及工作理。
3、观察2FSK 调制,非相干、相干解调各点波形。
4、改变f1、f2的频率大小,观察不同调制指数下的调制解调效果。
(选作)5、利用实验模块的电路,设计出其它解调方法,并自行验证。
(选作)三、预习要求1)画出实验电路中2FSK调制器采用的原理框图;2)根据实验指导书的相关资料,说明本实验2FSK调制的载波频率分别是多少?用什么方法产生的?3)本实验2FSK载波是方波还是正弦波?如何实现的?4)用什么方法可以将方波变成正弦波?5)FSK调制器可以用哪两种基本方法实现?本实验用的是哪一种?6)用什么方法实现的FSK信号的相位是连续的?7)实验中,信息的码速率是多少?可以用什么方法测量?8)可以用什么方法来测量2FSK的两个载波频率?9)当用“10101010………”不断重复的信息码进行FSK调制,用计数法测量FSK调制输出信号的频率,测量得到的频率可能是多少?为什么?10)本实验中,2FSK 信号带宽是多少?如何计算的?公式中的各个量代表什么?11)本实验中,2FSK 信号的频谱会是单峰还是双峰?为什么?12)用示波器同时观测FSK调制器的输入数据、FSK调制器输出的已调信号,要能稳定的观测应该用这两个信号中的哪一个作为示波器的触发信号?13)画出2FSK过零检测解调的原理框图;14)实验中,FSK过零检测解调方案采用数字电路如何实现;15)脉冲的宽度相同,有些时刻的脉冲密一些,有些时刻的脉冲少一些,可以用什么具体的方法区分出每一个单位时刻内脉冲是多还是少?16)测试接收端的各点波形,需要与什么波形对比,才能比较好的进行观测?示波器的触发源该选哪一种信号?为什么?17)采用过零检测解调的方法时,将f1和f2倍频的电路是如何设计的?18)采用过零检测解调的方法时,解调电路中哪一点的波形是f1和f2的倍频?19)2FSK 信号经过整形变成方波2FSK 信号,频谱有什么变化?为什么?20)解调时将f1和f2倍频有何好处?如何通过仪器测量来说明?21)2FSK 信号解调时将f1和f2倍频之后,频谱有什么变化?为什么?22)解调电路各点信号的时延是怎么产生的?23)解调出的信码和调制器的绝对码之间的时延是怎么产生的?24)解调的信号为什么要进行再生?25)理论上,能否实现出一个没有时延的解调器?为什么?26)解调的信号是如何实现再生的?27)再生过程中,是什么环节会对解调的输出造成延时?为什么?28)画出2FSK 锁相PLL 解调的原理框图;29)PLL 解调2FSK 信号的原理是什么?30)为什么2FSK 锁相解调可以实现相干解调?31)要实现2FSK 锁相解调,锁相环需要工作在什么跟踪方式?为什么?32)解调电路中T31(放大出)没有信号输出,可能的原因有哪些?33)T19(2FSK 过零检测出)信号异常,如何判断故障点在哪?34)解调输出信号与发送端的数据信号对比,为什么会有延时,是哪些原理造成的?四、实验原理二进制频率调制(2FSK )是数据通信中使用较早的一种通信方式。
NE564倍频

主要实现ne564的倍频功能,参数设定如下;P12-P13间33pf ;实测VCO 中心频率14.5M ;P7直接接地;P6--P7电阻R=2k ;P6通过102pf 与输入隔开;P4--P5间滤波电容51pf ;其余参数设定如图。
小结:NE564的倍频功能可以通过如上电路实现,但是该方法实现的倍频通频带过窄,实验测定在输入方波为4.6M--5.3M 时候可以实现3倍频,超过这个范围之后倍频效果很差;通过调节P2处划变,可在一定范围内调整P9输出频率同时也可以调节输出频率的稳定性; P9和P11的内部特殊结构使得必须要在二者间接一个电阻(500欧姆左右)同时将P9通过一个电阻(500欧姆)接到电源+5V ;
P12--P13之间的电容可以设定VCO 的中心频率关系是:13
1222001-=C f o P2电流设定VCO 增益,通过如下关系调节输出幅度:VCO O IN o K f f V -=。
倍频电路设计.

2013 ~ 2014 学年第 1 学期《高频电子线路》课程设计报告题目:信号的幅度调制—倍频电路的设计专业:通信工程班级: 11通信2班姓名:王来军张睿王东晨关培蕾孟雪赵桃桃指导教师:王银花电气工程系2013年12月28日《信号的幅度调制—倍频电路的设计》课程设计任务书摘要倍频是信号振幅调制的一个单元电路。
倍频器广泛应用于无线电通信发射机或其它电子设备的中间级。
在用倍频实现高频、高稳微波振荡源的过程中,倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大,而且对整个电路杂散、谐波的抑制都起着重要作用。
倍频器的作用是将输入信号频率值成整数倍(2倍、3倍…n倍)增加的电路。
本文研究的即是利用集成锁相环芯片来实现倍频的。
通过适当配置集成锁相环芯片,并将VCO输出进行N分频,即可实现N 倍频。
本次设计采用的集成锁相环芯片是高频模拟锁相环NE564。
关键词:倍频;集成锁相环;分频;VCO;NE564目录《信号的幅度调制—倍频电路的设计》课程设计任务书 (II)摘要...................................................................................................................... I II 目录............................................................................................................................ I V 第一章方案论证及选择 (1)1.1实现倍频方法 (1)1.2整体方案介绍 (2)第二章各部分原理分析 (4)2.1压控振荡器部分 (4)2.2鉴相器部分 (4)2.3环路滤波器部分 (5)2.4锁相环工作过程的定性分析 (6)第三章整体电路设计与参数计算 (9)3.1主要芯片介绍 (9)3.1.1集成锁相环NE564 (9)3.1.2 集成计数器74LS193及两4输入与非门74LS20 (10)3.2整体电路 (10)3.2.1 分频部分电路 (10)3.2.2 整体电路 (11)3.3参数计算 (12)3.4实验结果仿真与分析 (13)第四章小结与体会 (15)附录 (16)材料清单 (16)参考文献 (17)答辩记录及评分表 (18)第一章 方案论证及选择1.1 实现倍频方法 一、傅里叶法这是一种最简单的模拟倍频方式,它采用了傅里叶级数。
一种实用的利用锁相环实现的倍频电路

维普资讯
20 0 3年第 9期
福
建
电
脑
可 以看 出谈 系统 的响 应非 常快 , 有超 调 , 随机 扰 动下 的 没 在
稳 态误差也 非 ' 小 。 I 基 于上述 仿 真结 果 ,我 们 将该方 法 应用 于恒 温箱 的 温度控 制中取 得 了令人 满意 的效 果 。该恒 温箱 被用 于某 化学 反应 过程 的恒沮 控制 ,其 温控 系统 的具 体性 能指 标为 :控 制精 度 为 ( 一 0 5C,.  ̄ ( .  ̄ 0 5C) 沮度控 制范 围为 4 ℃ 一1 0C) 控制 响应 时间 以 o 0 ̄ ; 对 j 在 非 受控 状 态 下 达 到 相 同预 定状 态 点 的最 快 响 应 时 间 为 | 巴 准。 硬件 上我们 采 用的是 西 门子 s 在 7—3 0系列 P C作 下位 机 , 0 L 普 通 的研祥工 控 机作上 位机 。考虑 到 G C算法 中含 有高 阶矩 阵 P 求 逆 的运算 , 用低 级语 言编 程难 以实 现 , 我们 的算法 程序 主要 用 V C++在 上位机 中实 现 。 每个 扫描 周期 中 P C先 把采 样信 号 在 L
图 2 P 控制效 果 图 Ⅲ ◆ 考 文奠
【】 I Cml DW. et l i C nt le ee ighr o rdc v o t 11 E Po—D 1 9 。 3 ( : 4 i m S at i r esr n drcdn oi npe it eC nr .E r oa . a z i o 9 2 1 8 4)3 7—3 4 52
1脚phil为信号输入端3脚phi2为比较信号输入靖2脚pho1是相位比较器1的输出端13脚pho2是相位比较嚣2的输出靖1脚pho3为相位输出端当环?入锁时为膏电平环?失锁时为低电平此端通过晶体管去驱动发光二极管可构成人锁状态指示电?人锁时灯亮
锁相环集成电路原理及应用

- 3-
●新特器件应用
锁相环集成电路 N E/ S E564 原理及应用
中船总公司 723 研究所 汪立森 丁俭
摘要 : 本文介绍锁相环集成电路 N E/ SE564 的内部结构 、引脚 、电路特性 、技术参 数 ,给出 12 倍频锁相倍频器的实用电路 。 关键词 :锁相环 锁相倍频
陈功富 、徐达山主编《新编世界集成电路 大全》 黑龙江人民出版社. 编者注 :
作者地址 :江苏省扬州市 204 信箱 邮政编码 :225001
图 2 12 倍频锁相倍频器 © 1995-2004 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
N E/ S E564 为双列直插 16 脚封装 , 按 使用温度范围不同 , 分为 N E564 和 S E564 , 其管脚定义见表 1 。图 1 为其内部等效电路 框图 。N E564/ S E564 是一个多功能 、高性 能 、可工作至 50M Hz 的锁相环电路 , 它由压
图 1 N E/ S E564 方框图
1 、概述
锁相环在频率合成技术中占有重要的地 位 ,利用锁相技术 ,可以产生高稳定度的频率 信号 ,在相位相关的脉冲宽度的测量 、信息的 远距离通讯 、调制解调等领域 ,利用单片锁相 环 ,可以在不增加成本的前提下 ,大大提高信 号质量和传输可靠性 。
N E/ S E564 单片锁相环只需 + 5V 工作 电压 , T TL 电平输入和输出 , 片内压控振荡 器最高振荡频率为 50M Hz ,片外环路增益控 制 。主要应用于高速调制解调 、F S K 接收和 发送 、频率合成 、信号发生器等场合 。
基于NE564的锁相倍频电路(32倍频)

用NE564构成锁相倍频器(32倍频)系统设计作者XXX指导教师马玲摘要:NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片,内部有鉴相器,环路滤波,压控振荡器等基本电路环节构成回路的一种集成电路的芯片,NE564的功能是输出信号与参考信号之间的比较,然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。
74LS393有分频器的作用,NE564输出的信号经过74LS393分频以后的信号经过鉴相器,实现倍频,所以在其与NE564一起工作可实现锁相倍频的作用,是构成锁相倍频器的主要器件,再辅助一些其他器件,就可实现对高频信号的锁相倍频功能。
关键词:倍频、锁相环路、分频、NE564、压控振荡器NE564 constitute a phase-locked frequency multiplier (32 multiplier)system designAuthor XXXGuide Teacher Ma LingAbstract:NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integrated circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、PLL、frequency、NE564、VCO目录1 绪论 (1)1.1 研究现状 (1)1.2 研究目的 (1)1.3 研究内容 (1)2 锁相环路基本原理 (1)2.1锁相环路的基本组成 (2)2.1.1 鉴相器 (3)2.1.2 压控振荡器 (3)2.1.3环路滤波器 (3)2.2锁相环的两种调节过程 (3)2.2.1跟踪过程 (3)2.2.2捕捉过程 (4)3 集成锁相环NE564介绍及其应用 (4)3.1锁相环NE564基本介绍 (4)3.1.1限幅放大器 (6)3.1.2鉴相 (6)3.1.3压控振荡管 (6)3.1.4输出放大器与直流恢复电路 (7)3.1.5施密特触发器 (7)3.2 NE564基本应用电路 (8)4 分频器74LS393介绍 (8)5 锁相倍频器系统的总体设计 (11)5.1功能要求 (11)5.2设计思路及数据的计算 (11)5.3 总体电路设计 (12)5.4 设计实验内容 (13)5.5射极电压跟随器输出电路 (13)6 调试与测试 (14)结论 (15)致谢 (16)参考文献 (16)1 绪论1.1 研究现状许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。
锁相倍频电路的实现

锁相倍频电路的实现有源电力滤波器(Active Power Filter, APF)是一种动态抑制谐波和补偿无功的电力电子装置。
锁相倍频电路是有源电力滤波器谐波检测模块的重要组成部分,它的稳定性对有源电力滤波器快速响应起到了关键的作用。
供电系统的信号频率随负载的变化在较大的范围内变化,为实现准确的信号采样,DSP 必须准确的知道当前信号的频率,确保采样频率与信号频率保持一致。
锁相倍频电路就是将一个完整的周期等分成N 份,作为DSP 的采样信号。
1 锁相倍频电路的原理锁相倍频电路能否实时稳定的输出12.8kHz 的方波,是整个检测模块在开机后能否在最短时间内开始工作的关键。
图1 所示为锁相倍频电路的原理框图。
图1 锁相倍频电路的原理框图由图1 可以看出,锁相倍频电路是一个闭环频率反馈系统,它主要由鉴相器、低通滤波器、压控振荡器和累加计数器构成。
鉴相器是使输出电压与两个输入信号之间的相位差有确定关系的电路,它是锁相环PLL(Phase Locked Loop)的基本部件之一,鉴相器可以分为模拟鉴相器和数字鉴相器两种。
鉴相器的输出信号包含很多的谐波分量,当锁相环处于锁定状态时,这些分量的第一项为“直流”分量,其它频率的分量为不需要的信号,而且在锁相倍频电路的信号传递中,也会有高频噪声对信号产生干扰,这些较高频率的分量也是不需要的信号,所以要用低通滤波器将其滤除。
在此设计中,采用一阶低通滤波器。
压控振荡器是输出频率与输入电压有对应关系的振荡电路VCO(Voltage-controlled Oscillator),在自动频率控制环路和锁相环环路中,输入控制电压是误差信号电压,压控振荡器是环路中的一个受控部件。
在APF 的检测系统中,锁相倍频电路的输出作为启动AD 采样的信号,分频器将VCO 产生的输出信号频率除以N,这个因子多数情况下可变或可编程控制,分频器通常由触发器(如RS 触发器、JK 触发器或是T 触发器)级联而成,一个JK 触发器可以将加到它的时钟输入端信号2 分频,两个就是4 分频等。
基于NE564D锁相环频率合成器的设计

基于NE564D锁相环频率合成器的设计
曾素琼
【期刊名称】《电子质量》
【年(卷),期】2010(000)001
【摘要】设计基于NE564D的锁相频率合成器,对系统的实现作了详细描述,最后对系统作了实验验证及分析.
【总页数】3页(P16-18)
【作者】曾素琼
【作者单位】嘉应学院电子信息工程学院,广东,梅州,514015
【正文语种】中文
【中图分类】TP273;TN915
【相关文献】
1.一种基于锁相环法的X频段频率合成器设计 [J], 郑龙;王若涵
2.基于ADF4350的锁相环频率合成器设计与实现 [J], 夏江林;邹传云
3.基于CDCE913锁相环频率合成器的设计 [J], 何继爱;陈兴
4.基于ADF4360-8的锁相环频率合成器的设计与实现 [J], 谢亮;芦旭;吴成英;杨建青;樊战友
5.基于锁相环的频率合成器的设计 [J], 黄丽薇;徐玉菁
因版权原因,仅展示原文概要,查看原文内容请购买。
集成电路模拟锁相环原理及NE564在实验电路中的应用

集成电路模拟锁相环原理及NE564在实验电路中的应用作者:黄科文来源:《价值工程》2010年第20期摘要: 介绍了锁相环的基本原理和锁相环NE564的电路结构和性能,及其用NE564构成的锁相解调电路和锁相倍频电路。
Abstract: Introduces the basic principle of phase-locked loop and NE564 PLL circuit structure and properties, and the use of phase-locked NE564 demodulating circuit and phase-locked frequency circuit.关键词:锁相环;NE564;解调;倍频Key words: phase lock loop;NE564;demodulation;octave中图分类号:TN492 文献标识码:A文章编号:1006-4311(2010)20-0115-011锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路。
它的基本原理是利用相位误差电压去消除频率误差,当电路达到平衡状态之后,虽然有剩余相位误差存在,但频率误差可以降低到零,实现了无频差的频率跟踪和相位跟踪。
2集成锁相环NE564介绍及应用NE564 (L564)是超高频通用单片集成锁相环路,在通信及电子技术领域中有着广泛的用途,可用作高速调制解调器、数字频移键控(FSK)信号的产生与接收、锁相频率合成与锁相倍频等。
它突破了以往集成锁相环存在的某些局限性,如电源电压偏高(L562是+10~+18 V)、工作频率不够高、接口困难、需增加大量外部电路等。
针对这些缺点,在NE564 中作了若干改进:在鉴频器前增加限幅器,可改善调幅抑制;在输入输出处采用肖特基PNP型嵌位晶体管,使这种器件能与π电路兼容;对压控振荡器作了重大改进,使工作频率提高到50 MHz;整个电路采用单一的5 V电源电压工作,简化了电源供给。
基于单片集成锁相环NE564的调频与鉴频系统

基于单片集成锁相环NE564的调频与鉴频系统
作者: 作者单位: 刊名:
英文刊名: 年,卷(期): 被引用次数:
张秀再, 陈钟荣 南京信息工程大学电子与信息工程学院
科学咨询 SCIENTIFIC CONSULT 2007,""(6) 0次
相似文献(1条)
1.学位论文 祝大龙 谐振腔稳频及压控毫米波固态源理论与技术研究 2009
下翻转电平,这两个电平之差由15端调节,以得到较为理想的
既是一种经验,也是一种课程,还是教师教学成长的手段。 有教育专家指出:教师成长=经验+反思。教师成长过程应
该是一个总结经验、捕捉问题、反思实践的过程。反思既指教师 对自己的教学行为反省,回顾,对自己教学行为的前后进行反 思,同时也包含其他的教师、研究者的观察与反思。在过程中学 会学习;在过程中学会合作;在过程中学会反思;在过程中学会 研究。课例研究就是在这一轮轮“问题——设计——实践——反 思”的循环往复中,不断改变自己的教学行为,使教师的实践智 慧不断得到提升。
倍频电路[发明专利]
![倍频电路[发明专利]](https://img.taocdn.com/s3/m/eb065bb7312b3169a551a4bd.png)
专利名称:倍频电路
专利类型:发明专利
发明人:林旭珊,游永兴
申请号:CN200510033996.7申请日:20050403
公开号:CN1841921A
公开日:
20061004
专利内容由知识产权出版社提供
摘要:本发明是关于一种倍频电路,包括一输入端、一乘法器、一第一电压源、一第二电压源、一输出端;所述输入端加入一输入信号,所述输入信号传输至所述第一电压源,从所述第一电压源得到的信号传输至所述乘法器两输入端进行线性相乘,从所述乘法器得到的信号传输至所述第二电压源,然后通过所述输出端输出信号。
所述倍频电路主要用于电子产品的硬件设计和验证中。
申请人:鸿富锦精密工业(深圳)有限公司,鸿海精密工业股份有限公司
地址:518109 广东省深圳市宝安区龙华镇油松第十工业区东环二路2号
国籍:CN
更多信息请下载全文后查看。
一种宽调节范围的倍频电路

一种宽调节范围的倍频电路
王济浩
【期刊名称】《电子与自动化》
【年(卷),期】1996(025)002
【摘要】在数控系统和使用光电编码器进行速度、转角检测或控制的系统中,经常要对光电编码器的输出脉冲进行倍频,以提高检测和控制的精度。
但是,要实现多倍频特别是10倍以上的多倍频,电路往往比较复杂,实现起来不太方便。
笔者在设计大型切割机时研制成一种结构简单、使用灵活的倍频电路,配合PC机使用,可以很容易地实现2~65535倍的任意整数倍频。
【总页数】3页(P45-47)
【作者】王济浩
【作者单位】无
【正文语种】中文
【中图分类】TN771
【相关文献】
1.一种宽调节范围高线性度压控振荡电路的设计 [J], 朱章华;来新泉;张艳维
2.一种宽调节范围的CMOS二级压控振荡器设计 [J], 叶君青;戴庆元;钱文荣;倪丹
3.一种快捕获宽调节范围的锁相环(英文) [J], 葛岩;贾嵩;叶红飞;吉利久
4.一种应用于K波段的宽锁定范围的CMOS注入锁定三倍频器 [J], 王炜;李巍
5.一种低抖动、宽调节范围的带宽自适应CMOS锁相环(英文) [J], 宋颖;王源;贾松;李宏义;赵宝瑛;吉利久
因版权原因,仅展示原文概要,查看原文内容请购买。
单片数字锁相倍频电路的设计与实现

单片数字锁相倍频电路的设计与实现
刘俊丰;同向前
【期刊名称】《微计算机信息》
【年(卷),期】2005(021)023
【摘要】采用AT89C2051单片机设计了一种单片锁相倍频电路,利用片内定时器和数字算法实现了对输入信号的同步锁相和倍频,并输出倍频信号.实验结果验证了设计的正确性.
【总页数】2页(P153-154)
【作者】刘俊丰;同向前
【作者单位】710048,西安理工大学124信箱;710048,西安理工大学124信箱【正文语种】中文
【中图分类】TP368.2
【相关文献】
1.基于EPM570的光栅倍频细分电路的设计与实现 [J], 王瑞涛;李昆;何学军
2.编码器四倍频电路的单片机高速算法设计 [J], 王子博
3.基于PLL倍频电路的设计与实现 [J], 杨坦;廉吉庆;涂建辉;崔敬忠
4.单片数字锁相倍频电路的设计与实现 [J], 刘俊丰;同向前
5.千兆以太网物理层时钟产生/倍频单片集成电路设计 [J], 孟凡生;朱恩;熊明珍;王志功;孙玲
因版权原因,仅展示原文概要,查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
用NE564构成锁相倍频器(32倍频)系统设计作者XXX指导教师马玲摘要:NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片,内部有鉴相器,环路滤波,压控振荡器等基本电路环节构成回路的一种集成电路的芯片,NE564的功能是输出信号与参考信号之间的比较,然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。
74LS393有分频器的作用,NE564输出的信号经过74LS393分频以后的信号经过鉴相器,实现倍频,所以在其与NE564一起工作可实现锁相倍频的作用,是构成锁相倍频器的主要器件,再辅助一些其他器件,就可实现对高频信号的锁相倍频功能。
关键词:倍频、锁相环路、分频、NE564、压控振荡器NE564 constitute a phase-locked frequency multiplier (32 multiplier)system designAuthor XXXGuide Teacher Ma LingAbstract:NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integrated circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、PLL、frequency、NE564、VCO目录1 绪论 (1)1.1 研究现状 (1)1.2 研究目的 (1)1.3 研究内容 (1)2 锁相环路基本原理 (1)2.1锁相环路的基本组成 (2)2.1.1 鉴相器 (3)2.1.2 压控振荡器 (3)2.1.3环路滤波器 (3)2.2锁相环的两种调节过程 (3)2.2.1跟踪过程 (3)2.2.2捕捉过程 (4)3 集成锁相环NE564介绍及其应用 (4)3.1锁相环NE564基本介绍 (4)3.1.1限幅放大器 (6)3.1.2鉴相 (6)3.1.3压控振荡管 (6)3.1.4输出放大器与直流恢复电路 (7)3.1.5施密特触发器 (7)3.2 NE564基本应用电路 (8)4 分频器74LS393介绍 (8)5 锁相倍频器系统的总体设计 (11)5.1功能要求 (11)5.2设计思路及数据的计算 (11)5.3 总体电路设计 (12)5.4 设计实验内容 (13)5.5射极电压跟随器输出电路 (13)6 调试与测试 (14)结论 (15)致谢 (16)参考文献 (16)1 绪论1.1 研究现状许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。
目前锁相技术可广泛的应用于广播电视,雷达通信,抑制电网干扰,时钟同步等领域。
集成锁相环电路在跟踪滤波、调制解调、频率合成、载波同步、位同步、FM 立体声解码、电机调速稳速、锁相接收机、相移器、频率变换、同步滤波、自动跟踪调谐、微波锁相频率等方面都有广泛的应用。
国内外常用的集成锁相环电路已有数百个品种,如NE564、CD4046等,我们可以通过利用这些集成芯片制作锁相倍频系统,另外我们还可以基于FPGA 来设计锁相倍频系统,从而在相应的技术领域实现相应的功能。
在本文中我们是用集成锁相环NE564来进行设计锁相倍频系统的。
1.2 研究目的随着科技的进步,电子通讯产品越来越多的进入人们视野,在此我们会应用到各种各样的信号,面对这些信号,我们有好多头痛的问题,比如信号的频率不稳定的问题,在此,我们就可以运用锁相环,来跟踪锁定频率,并消除之间的频率误差,达到一种稳定值。
随着今后的发展,这种技术会运用的更加纯熟,精度要求及各种性能参数的指标会更加严格与完善,同时面临的范围也会更加宽广,领域范围也会更加全面化。
1.3 研究内容本次毕业设计主要是应用集成锁相环NE564进行倍频锁相系统的设计。
在基本锁相环的反馈通道中插入分频器,就构成了锁相倍频电路。
锁相倍频电路中,所使用的锁相为NE564,它是一种工作频率可达50MHz 的超高频集成锁相环。
在锁相倍频中74LS393为分频器,分别可以进行2~32分频。
输出误差电压控制VCO ,最终使VCO 输出R Nf f 0的频率,达到倍频的目的。
2 锁相环路基本原理锁相环路是一种实现频率跟踪的自动控制电路,而且这种跟踪是无误差的,即VCO 输出频率恒等于输入信号频率。
在PLL 中,控制输入电压i V t 的角频率和VCO 振荡角频率之间保持相等的要求,不是直接利用他们之间的频率误差,而是利用他们之间瞬时相位误差e t来实现的。
其实,频率与相位之间存在着确定的关系。
假设某种不稳定因素使VCO 振荡角频率大于输入信号角频率,则两个矢量的瞬时相位差将随时间不断增大,鉴相器产生的误差电压也就相应的变化,通过低通滤波器后,加到VCO 上,使其振荡频率不断被调整,直到VCO 角频率y w t 等于输入信号角频率i w t ,环路锁定时,瞬时相位差便保持恒值。
这时鉴相器输出恒定误差,并用这个误差电压控制VCO 振荡角频率,使它稳定的等于输入信号角频率。
环路达到最后的这种状态就称为锁定状态。
可见,环路未锁定前,鉴相器输出不断变化的误差电压,进行频率搜索,一旦找到输入信号角频率,鉴相器便输出恒定误差电压,用来保持环路锁定。
当然由于控制信号正比于相位差,即)()(t q t V e d (1) 因此在锁定状态,e t 不可能为0,换言之在锁定状态0V t 与i V t 仍存在相位差。
2.1锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路,但它的基本原理是利用相位误差电压去消除频率误差,所以当电路达到平衡状态之后,虽然有剩余相位误差存在,但频率误差可以降低到零,从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成,如图2-1所示。
图2-1 锁相环组成方框图它包含压控振荡器(VCO ),鉴相器(PD )和环路滤波器(LF )三个基本部件,三者组成一个闭合环路,输入信号为i V t ,输出信号为0V t ,反馈至输入端。
下面逐一说明基本部件的作用。
2.1.1 鉴相器PD是一相位比较装置,用来检测环路输出信号V t与VCO输入信号之间的相位差e t,并把et转化为电压dV t输出,dV t称为误差电压,通常dV t为一直流量或一低频交流量。
一般情况下采用相乘型鉴相器和采用包络检波的叠加型鉴相器。
2.1.2 压控振荡器VCO是本控制系统的控制对象,被控参数通常是其振荡频率,控制信号为加在VCO上的电压,故称为压控振荡器,也就是一个电压一频率变换器,实际上还有一种电流一频率变换器,但习惯上仍称为压控振荡器。
它的作用就是产生频率随控制电压变化的振荡频率。
一般情况下,压控振荡器的振荡频率随控制电压变化的特性是非线性的,但是在有限的控制电压范围内,我们可以把它看做是线性的。
2.1.3环路滤波器LF为一低通滤波电路,其作用是滤除鉴相器输出电流中的无用组合频率分量及其他干扰分量,以达到环路所要求的性能,并保证环路的稳定性。
在锁相环路中,常用的低通滤波器有RC滤波器,无源和有源的比例积分滤波器。
2.2锁相环的两种调节过程在锁相环路有两种不同的自动调节过程。
一是跟踪过程,二是捕捉过程。
下面就对跟踪过程和锁定过程进行讨论。
2.2.1跟踪过程在环路锁定之后,若输入信号频率发生变化,产生了瞬时频差,从而使瞬时相位差发生变化,则环路将及时调节误差电压去控制VCO,使VCO输出信号频率随之变化,即产生新的控制频差,VCO输出频率及时跟踪输入信号频率,当控制频差等于固有频差时,瞬时频差再次为零,继续维持锁定,这就是跟踪过程,在锁定后能够继续维持锁定所允许的最大固有角频差1mw的两倍称为跟踪带或同步带。
2.2.2捕捉过程环路原先是失锁的,通过自身调节由失锁进入锁定的过程称为捕捉过程,能够进入所允许的最大值称为捕捉带。
设0t时环路开始闭合,此前输入信号角频率i w 不等于VCO 输出振荡角频率yo w (因控制电压0c u ),环路处于失锁状态。
假定i w 是一定值,二者有一瞬时角频差1i yo w w w ,瞬时相位差1w 随时间线性增大,因此鉴相器输出误差电压1sin e U t kb wt 将是一个周期为12/w 的正弦函数,称为正弦差拍电压。
所谓差拍电压是指其角频率(此处是1w )为两个角频率(此处是i w 与yo w )的差值,角频差1w 的数值大小不同,环路的工作情况也不同。
若1w 较小,处于环路滤波器的通频带内,则差拍误差电压e u t 能顺利通过环路滤波器加到VCO 上,控制VCO 的振荡频率,使其随差拍电压的变化而变化,所以VCO 输出是一个调频波,即y w t 将在yo w 上下摆动。
由于1w 较小,所以y w t 很容易摆动到i w ,环路进入锁定状态,鉴相器将输出一个与稳态相位差对应的直流电压,维持环路动态平衡。
若瞬时角频差1w 数值较大,则差拍电压e u t 的频率较高,它的幅度在经过环路滤波器时可能受到一些衰减,这样VCO 的输出振荡角频率y w t 上下摆动的范围也将减小一些,故需要多次摆动才能靠近输入角频率i w t ,即捕捉过程需要许多个差拍周期才能完成,因此捕捉时间较长,若1w 太大,将无法捕捉到,环路一直处于失锁状态。