实验五 全加器的应用

8．用适当门电路和74LS283来完成一个 ．用适当门电路和 来完成一个8421BCD到 来完成一个 到 2421BCD码的转换电路。要求写出设计过程，并检验 码的转换电路。要求写出设计过程， 码的转换电路 设计结果是否正确。（提示：分析 设计结果是否正确。（提示：分析8421BCD码到 。（提示 码到 2421BCD码是否有特殊对应的加法关系）。 码是否有特殊对应的加法关系）。 码是否有特殊对应的加法关系 9．用74LS283和门电路实现 位X 4位的乘法器，并用 ． 和门电路实现4位 位的乘法器， 和门电路实现 位的乘法器 Multsim软件进行仿真。 软件进行仿真。 软件进行仿真
+
CO S
S = ABCI + A BCI + A BCI + ABCI
CO = AB + BCI + ACI
&
A
. . . . .
1
O
.
. . .
&
≥1 S
BFra Baidu bibliotek
1O
CI
1
O
. . . . . .
&
&
&
& &
≥1
CO
一位全加器逻辑符号及扩展
一位全加器逻辑电路图
（三）集成全加器芯片74LS283的应用 集成全加器芯片 的应用 74LS283是TTL双极型并行 位全加 是 双极型并行4位全加 双极型并行 器，特点是先行进位，因此运算速度很 特点是先行进位， 快，其外形为双列直插，管脚排列和逻 其外形为双列直插， 辑符号如图2.5.5所示。它有两组4位二 所示。它有两组 位二 辑符号如图 所示 进制数输入A4A3A2A1、B4B3B2B1，一 进制数输入 个低位向本位的进位输入CI， 个低位向本位的进位输入 ，有一组二 进制数输出S 进制数输出 4S3S2S1，一个最高位的 进位输出CO，该器件所完成的4位二进 进位输出 ，该器件所完成的 位二进 制加法运算如右图所示。 制加法运算如右图所示。
数字电路与逻辑设计实验
实验五 全加器的应用
杭州电子科技大学
国家级电工电子实验中心
一、实验目的
（1）了解算术运算电路的结构。 ）了解算术运算电路的结构。 （2）掌握半加器、全加器二者之间的区别和联系。 ）掌握半加器、全加器二者之间的区别和联系。 先行进位全加器的逻辑功能和特点。 （3）掌握 ）掌握74LS283先行进位全加器的逻辑功能和特点。 先行进位全加器的逻辑功能和特点 （4）掌握全加器的应用。 ）掌握全加器的应用。
加法器完成的减法计算电路
加法器功能测试
四、实验内容
（一）基础实验部分
1．利用74LS283加法器实现二进制加法。 ．利用 加法器实现二进制加法。 加法器实现二进制加法
加法器功能测试
2．利用74LS283四位二进制加法器实现 ．利用 四位二进制加法器实现8421BCD码 四位二进制加法器实现 码 转换为余3码的电路。 转换为余 码的电路。 码的电路 要求写出设计全过程，画出逻辑电路图。 要求写出设计全过程，画出逻辑电路图。
3．8421BCD码加法器。 ． 码加法器。 码加法器
十进 制数 列 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 C4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 二进制加法器的输出（校正电路的输入） 二进制加法器的输出（校正电路的输入） BCD码的输出 码的输出 S4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 S3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 S2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C4 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
8421BCD码到余 码 码到余3码 码到余
3．实现一位8421BCD码的加法运算。 ．实现一位 码的加法运算。 码的加法运算
用两块74LS283及门电路实现，要求写出设计全过程，画出逻 及门电路实现，要求写出设计全过程， 用两块 及门电路实现 辑图。输入用逻辑开关，输出用指示灯，改变开关状态， 辑图。输入用逻辑开关，输出用指示灯，改变开关状态，观察输出 指示灯的变化，将实验结果记录在表中。 指示灯的变化，将实验结果记录在表中。
二、实验所用器件型号及管脚排列
74LS283管脚排列和逻辑符号 管脚排列和逻辑符号
三、实验原理
（一）半加器 半加器，即不考虑低位的进位输入的加法器。例如设 半加器，即不考虑低位的进位输入的加法器。 计一位二进制的半加器。半加器真值表如表所示， 计一位二进制的半加器。半加器真值表如表所示，由真值 表得到 S = AB + A B 和 CO = AB ，由表达式得到用门 电路实现的半加器电路以及半加器的逻辑符号如图。 电路实现的半加器电路以及半加器的逻辑符号如图。
半加器真值表
半加器电路及逻辑符号
（二）全加器 相对半加器而言，全加器不仅要考虑两数相加， 相对半加器而言，全加器不仅要考虑两数相加， 还要考虑低位向本位的进位。 还要考虑低位向本位的进位。
A B CI (低位的进位)
输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 输出 CO 0 0 0 1 0 1 1 1
两位8421BCD码的加法 码的加法 两位
4．实现两个4位二进制数的减法。 ．实现两个 位二进制数的减法 位二进制数的减法。
根据前面讲到的利用加法器来实现减法运算的原理， 根据前面讲到的利用加法器来实现减法运算的原理，此电路必 须分两步进行，所以要用两块 及适当门电路完成连接， 须分两步进行，所以要用两块74LS283及适当门电路完成连接，输 及适当门电路完成连接 入用逻辑开关表示，输出用指示灯来观察结果，改变开关状态， 入用逻辑开关表示，输出用指示灯来观察结果，改变开关状态，观 察输出指示灯的变化，将实验结果记录在表中。 察输出指示灯的变化，将实验结果记录在表中。
P=S4S3+S4S2+C4
BCD码加法电路图 码加法电路图
4．实现两个4位二进制数相减。 ．实现两个 位二进制数相减 位二进制数相减。
两个4位二进制数相减可以看做两个带符号的 位二进制数相加 两个 位二进制数相减可以看做两个带符号的4位二进制数相加， 位二进制数相减可以看做两个带符号的 位二进制数相加， 即原码的相减变为补码的相加，而正数的补码就是本身， 即原码的相减变为补码的相加，而正数的补码就是本身，负数的补码 是反码加1，这样， ），就可利用 是反码加 ，这样，A-B=A+（-B），就可利用 （ ），就可利用74LS283实现减法运算 实现减法运算 数照常输入， 数通过反相器输入 数通过反相器输入， 可以使CI=1得到，这样输 得到， 。A数照常输入，B数通过反相器输入，加1可以使 数照常输入 可以使 得到 出的结果就是两数之差，但是这个结果为补码，要通过 出的结果就是两数之差，但是这个结果为补码，要通过CO来判别结果 来判别结果 的正负。例如 （原码0111-0011）转化为补码相加 的正负。例如7-3（原码 ） 0111+1101=10100这里 这里CO=1，结果为正数，补码 等于原码， 这里 ，结果为正数，补码0100等于原码，即 等于原码 结果为+4； 结果为 ；而3-7（原码 （原码0011-0111）转化为补码相加 ） 0011+1001=01100这里 这里CO=0，结果为负数，补码 这里 ，结果为负数，补码1100还要再求补一 还要再求补一 次才能得到正确的原码， 求补为0100，即结果为 。按习惯，把 次才能得到正确的原码，1100求补为 求补为 ，即结果为-4。按习惯， CO通过非门取反作为符号位。 通过非门取反作为符号位。 通过非门取反作为符号位
两个4位二进制数的减法 两个 位二进制数的减法
5．用门电路设计出一位半加器，并且由半加器扩展成一 用门电路设计出一位半加器， 位全加器。要求写出设计全过程，画出逻辑电路图。 位全加器。要求写出设计全过程，画出逻辑电路图。
（二）提高部分
6．用适当门电路设计一个二进制原码反码选择器，要求 ．用适当门电路设计一个二进制原码反码选择器， 写出设计过程，画出逻辑图，并且检测电路是否正确。 写出设计过程，画出逻辑图，并且检测电路是否正确。 来进行判别是原码还是反码。） （提示：用变量M来进行判别是原码还是反码。） 提示：用变量 来进行判别是原码还是反码 7．试用异或门和集成4位二进制全加器 ．试用异或门和集成 位二进制全加器 位二进制全加器74LS283构成一个 构成一个 无符号数的4位并行加、减运算电路。要求当控制信号 无符号数的 位并行加、减运算电路。要求当控制信号X 位并行加 ＝0时，电路实现加法运算 ＝1时，实现减法运算。 时 电路实现加法运算;X＝ 时 实现减法运算。
74LS283的基本应用如下： 的基本应用如下： 的基本应用如下
1．完成4位二进制数加法。 ．完成 位二进制数加法。 位二进制数加法 因为74LS283本身是全加器，所以可以直接进行4位二 本身是全加器，所以可以直接进行 位二 因为 本身是全加器 进制数加法，例如： 进制数加法，例如：A4A3A2A1=1001，B4B3B2B1=1101， ， ， CI=0，则输出为C4S4S3S2S1=10110。 ，则输出为 。 2．实现码组变换。 ．实现码组变换。 有些码组变换存在加法关系， 码转换至余3 有些码组变换存在加法关系，如8421BCD码转换至余 码转换至余 码基础上加3（ 码，只要在8421BCD码基础上加 （0011）即可实现变换。 只要在 码基础上加 ）即可实现变换。