新型TDR检测技术及其在IC封装失效分析中的应用
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
令 ZD 为待测 器件的阻抗 , ZO 为 TDR 测试 系
3 收稿日期 : 2008203202 作者简介 : 李景隆( 1982 - ) ,男 ,山西文水人 ,在读硕士 ,主要从事电力电子和微机控制研究 , ( Tel ) 13642093634 通讯联系人 : 王云亮 , 男 ,教授 , ( Tel ) 022 - 23679383
(4)
2
υ为介质中传播速度 ,由于延迟时间 T 为波传
输到阻抗不匹配点再返回系统采样观测点的时间 ,
故 T/ 2 得到波从发出传输到阻抗不匹配点的时间 。
2 TD R 信号模型在不同阻抗变化下 的工作状态
以上研究了 TDR 模型工作在纯阻性负载变化
时的状态特性 ,在实际芯片测试中会遇到容性和感
©
专辑 李景隆等 :新型 TDR 检测技术及其在 IC 封装失效分析中的应用
99
间通过金线连接 ,在芯片粘接和引线键合后 ,加以封 装 ,再将焊球粘接到封装底面 ,这样就完成了整个封 装。
针对该封装形式 ,在芯片的失效分析中需要确 定发生的失效模式是短路或开路以及失效是发生在 衬底上还是金线上或者在 IC 芯片内部 ,以便于了解 其失效机理 。采用可比较性的 TDR 技术 , 可以在 不损坏芯片的情况下 ,准确的定位失效位置 。在实 际操作 中 需 要 准 备 测 试 芯 片 的 衬 底 ( bare s ub2 s trat e) ,一个好的芯片 ,和待测试的失效芯片三种样 品 ,用 TDR 示波器分别记录三种样品的曲线 ,如图 5 所示 。
PB GA 封装是 Motorol a 公 司于 1989 年开 发 的 ,由于其高的 I/ O 引出端数与封装 面积比 ,改 进 的热学电学性能 ,高的互连密度 ,更低的外形等特点 到现在应用需求一直在增长[4 ] 。封装衬底为正方形 双层或多层 PWB 基板 ,有过孔将顶层表面 的信号 印制线互联到相应底部的焊盘上 ,衬底与 IC 芯片之
TDR 通常是用于较长传输线故障诊断 ,随着高 性能 TDR 测试设备的出现 ,运用 TDR 测试微观结 构复杂的大规模集成电路成为可能 ,并有了更多实 际应用 。这里介绍的是 Tekt ro nix TDS8200 Di gital Sampli ng Oscilloscope :该仪器运用虚拟仪器 技术 , 将用户接口 ,示波 , 采样等模块封装成视窗软件运 行在 Window s 2000 操作系统 下 , 支持编 程开发 。 可选择插入不同模块 ,如 80 E04 高速采样模块具有 20 GHz 的带宽 ,和两路 TDR 通道以及阶跃信号发 生器[ 3] 。探针使用 P8 018 TDR 探针 ,通过 SMA 电 缆与采样模块相联接 。用探针探测芯片的相应封装 外部管脚 ,由 TD R 模块发出能量脉冲 ,并记录入射 与反射的波形 ,以便 判断其失效 模式及失效位置 。 这里我们以 PB GA 封 装芯片为例 , 介绍应用 TDR 做芯片失效分析的例子 。
©
98
太 原 理 工 大 学 学 报 第 39 卷
图 2 TDR 波形信号模型示意图
统的特征内阻 50 Ω。其中 V ref 是入射电压压与反射电压间的延
迟时间 。 待测器件的 TDR 波形信号是入射电压信号与
新 型 TDR 检 测 技 术 及 其 在 IC 封 装
失效分析中的应用
李景隆 ,王云亮
(天津理工大学 自动化学院 ,天 津 300191)
摘 要 :介绍了 TDR ( Time Do mai n Reflect o met ry) 时域反射计的原理 。提出了基于传输线理 论建立的时域反射计的模型 。研究了该模型在各种阻抗非连续性下的工作状态 。采用高速采样模 块 ,高性能示波器和 TDR 发生模块组成 Tek t ro nics2CSA8 200 的 TDR 测试系统 ,将 TDR 技术应 用于大规模集成电路的失效分析 ,快速准确的定位故障 ,解决了复杂集成电路封装造成的故障诊断 的困难 ,并给出具体应用实例。
W TDR ) d t .
(5)
这里 Vinc 是给测试芯片上的 TDR 入射信号电压 , ZO
图 3 测试芯片自身容抗测量
为 TDR 测试系统的内阻 50 Ω。同样感抗测量如图
4 所示 ,互感与自感感 抗可以通过公式 6 与公式 7
进行计算 。
∫ L self
= Zo 2 Vinc
∞
( W TDR -
参考文献 :
[ 1 ] Deng Chun , Simon S Ang , Tai Chon g Chai ,et al . A t ime2domain2reflecto met ry charact erizat ion tech ni que fo r packagi ng sub2 st rates [J ] . Elect ronics Packaging Tech nolo gy Conference , 2003 ,6 :3612365.
Vref
=
V inc
ZD ZD
+
ZO ZO
,
(1)
ρ = Vref = ZD - ZO ,
(2)
V inc
ZD + ZO
ZD
=
ZO
1 1
+ -
ρ ρ.
(3)
入射电压信号与反射电压信号之间的延迟时间 T 是距离与传播速度的函数 。发生阻抗不匹配点到
系统采样观测点的距离 D 则可用以下公式得到 :
D = υT .
第 39 卷 专辑 2008 年 5 月
太原 理工大学学报
JOURNAL OF TAI YUAN UNIVERSIT Y OF TEC HNOLOGY
3
文章编号 :1 00729432 (200 8) S120097203
Vol. 39 Spec. Issue Ma y 2008
1 TD R 的工作原理
TDR 时域反射计 ,其工作原理与雷达相似 。能 量通过任何介质传输时 ,如果遇到阻抗变化 ,则部分 能量会反射回源端。反射回来的能量大小与传输的 能量和阻抗变化有关 。从能量发出到反射回来所经 历的时间是源端到阻抗不连续点的距离与能量传输
速度的函数[ 2 ] 。在电子系统中 ,电能在导体中传输 也遵循相同的原理 ,传输导体阻抗的任何变化都会 造成电能反射 ,反射幅度与阻抗变化成正比。 TDR 测试模块图如图 1 所示 , TDR 测试系统的信号源在 待测器件的始端发出一个能量脉冲信号 ,能量沿着 介质传输 ,当介质阻抗发生变化时 ,一部分能量会从 阻抗变化的位置反射回来 ,余下的能量会继续传输 。 采样模块分别记录入射反射的波形 ,计算与叠加 ,可 以得出传输介质中容性 ,感性 ,阻抗大小的特性变化 并在示波器上显示 ,同时也可以通过计算能量入射 反射的时间 ,判断出介质阻抗特性变化发生的位置 。
4 结论
文章介绍了 TD R 技术的工作原 理 ,将用于 传 输线故障诊断的技术应用于微距 ,复杂电路特性的 芯片封装测试 ,并提出了用于芯片封装测试的信号 模型 ,讨论了在不同阻抗变化下该模型的工作状态 不同 。随着新型检测示波器设备 ,高速 AD 采样与 虚拟技术的出现 ,提出了实际的芯片封装测试系统 方案 ,为芯片封装故障诊断提供了有效的工具 ,快速 的定位故障并可以准确地确定是电路开路或短路等 阻抗特性变化 。
发生开路的位置为金线附近 。芯片开封后使用高倍 显微镜观测发现金线 (wi re) 与衬底 ( subst rat e) 连接 的第二点抬起 ,造成电路开路如图 7 所示 。
图 6 TDR 测试波形图
图 5 TDR 测试结果分析
图 5 中 (tip) 为 TDR 探针开路 波形 ,即焊球阵 列端开路时的曲线 ; 曲线 ( sub) 为衬底的曲线 ;曲线 (good) 为好品的曲线 。假设测试失效 芯片的曲线 在 tip 与 sub 之间 ,认为失效位置在衬底 ( subst rat e) 上 。如果在靠近 sub 曲线延迟大约 20 p s 的位置 , 则认为失效位置在金线上 ,若在 sub 曲线和 good 曲 线之间且远离 s ub 曲线 ,则认为失效位置在 IC 芯片 (die) 上。
[ 3 ] Tekt ronics , CSA8200 Co mmunicatio ns Signal Anal yzer TDS8200 Di gi tal Samp lin g Oscillo scope Quick St art U ser Manual . [ 4 ] 哈勃. 电子组装制造 [ M ]. 北京 : 科学技术出版社 ,2004 .
性阻抗变化 ,这里进行论述 :
TDR 测试芯片封装时遇到容性阻抗时反射波
形如图 3 所示 ,根据单端 TDR 模型理论 ,封装自身
的容抗可以通过记录探头开路时和实际测试集成电
路时的波形 ,对二者波形差值微积分运算 ,得到封装
自身的容抗 。
∫ Cse lf
1 = 2 ZoVinc
∞
( Wopen -
0
这里对 280 管脚 PB GA 封装芯片测试 ,经测试 已知管脚失效 , TDR 显示结果如图 6 所示 。
从波形上看 ,其失效模式是开路 。从焊球阵列 侧看 ,open 波形延迟于 sub 波形大约 20 ps ,故判断
图 7 高倍显微镜下失效点照片
图中金线与衬底打线点分离 ,故导致与该点相 连的电路开路 ,从而验证了 TDR 的分析结果。
反射电压信号的叠加 , 入射电压信号 Vinc 是固定幅 值的阶跃脉冲信号 (V/ 2) ,反射电压 V ref 是与关于传 递能量与阻抗 变化函数 , 若 ZD > ZO , V ref 为 正; 若 ZD < ZO ,V ref 为负 。阻抗的变化可以通过计算反射 系数ρ精确的算出。公式如下 :
[ 2 ] Lake Oswego , OR U SA. PCB int erconnect charact erizatio n fro m TDR measurement s TDA Appl icatio n Not e[ EB/ OL ]. TDA Sy st ems , (www. t dasyst em. com)
图 1 典型 TDR 测试系统示意图
TDR 信号发生器 内阻 为 50 Ω ,且电缆与探 针 的内阻也为 50 Ω。由极性可变电流源与二极管开 关控制产生一定幅值的阶跃脉冲信号 。若示波器的 纵坐标设置为电压单位 ( mV) 横坐标设置为时间单 位(ps) ,则反射回系统采样点的信号模型在示波器 上显示如图 2 所示 。
0
Ws hor t ) d t ,
( 6)
2 ∫ d Lmut ual =
∞
Zo V ( W - W ) inc 0
i nduce d
backgro und
t.
( 7)
式中 :W background 为背景噪声波形 ,可以在测试芯片时
不加 TDR 信号得到。
图 4 测量芯片感抗测量
3 实际 TD R 测试系统在芯片封装测 试中的应用
关键词 : TDR ;时域反射计 ;集成电路 ;失效分析 中图分类号 : T P274 文献标识码 : A
随着目前大规模集成电路的广泛应用 ,为满足 不同需求出现了各种芯片封装形式 ,典型的封装有 DIP , SOIC ,QF P 等等 。而由于集成电 路规模的日 益扩大 ,同时要求 封装尺寸 更小更薄 ,出现 了 PB2 GA ,flip chip 等封装。其高密度的 I/ O 管脚分布以 及复杂的内部结构与制造工艺使得在集成电路生产 制造过程中容易造成芯片失效 ,同时也为 IC 的测试 与故障分析带来了很大的困难 。目前在芯片失效分 析中主要采用 的方 法是分析 I - V 曲线 ,芯片开封 后再采用显微镜 、探针等工具分析内部结构[1 ] 。前 者虽然可以分析出失效模式但无法知道故障的准确 位置 ;后者在没有任何线索情况下 ,测试周期长 ,且 损坏了芯片 。这里介绍一种新型的 TDR ( Time Do2 main Refl ectomet ry) 时域反射计技 术 ,为芯片封装 内部的失效分析提供了有效的工具 ,可以在无损芯 片的情况下进行失效分析与精确定位 ,并缩短了分 析测试周期 。
3 收稿日期 : 2008203202 作者简介 : 李景隆( 1982 - ) ,男 ,山西文水人 ,在读硕士 ,主要从事电力电子和微机控制研究 , ( Tel ) 13642093634 通讯联系人 : 王云亮 , 男 ,教授 , ( Tel ) 022 - 23679383
(4)
2
υ为介质中传播速度 ,由于延迟时间 T 为波传
输到阻抗不匹配点再返回系统采样观测点的时间 ,
故 T/ 2 得到波从发出传输到阻抗不匹配点的时间 。
2 TD R 信号模型在不同阻抗变化下 的工作状态
以上研究了 TDR 模型工作在纯阻性负载变化
时的状态特性 ,在实际芯片测试中会遇到容性和感
©
专辑 李景隆等 :新型 TDR 检测技术及其在 IC 封装失效分析中的应用
99
间通过金线连接 ,在芯片粘接和引线键合后 ,加以封 装 ,再将焊球粘接到封装底面 ,这样就完成了整个封 装。
针对该封装形式 ,在芯片的失效分析中需要确 定发生的失效模式是短路或开路以及失效是发生在 衬底上还是金线上或者在 IC 芯片内部 ,以便于了解 其失效机理 。采用可比较性的 TDR 技术 , 可以在 不损坏芯片的情况下 ,准确的定位失效位置 。在实 际操作 中 需 要 准 备 测 试 芯 片 的 衬 底 ( bare s ub2 s trat e) ,一个好的芯片 ,和待测试的失效芯片三种样 品 ,用 TDR 示波器分别记录三种样品的曲线 ,如图 5 所示 。
PB GA 封装是 Motorol a 公 司于 1989 年开 发 的 ,由于其高的 I/ O 引出端数与封装 面积比 ,改 进 的热学电学性能 ,高的互连密度 ,更低的外形等特点 到现在应用需求一直在增长[4 ] 。封装衬底为正方形 双层或多层 PWB 基板 ,有过孔将顶层表面 的信号 印制线互联到相应底部的焊盘上 ,衬底与 IC 芯片之
TDR 通常是用于较长传输线故障诊断 ,随着高 性能 TDR 测试设备的出现 ,运用 TDR 测试微观结 构复杂的大规模集成电路成为可能 ,并有了更多实 际应用 。这里介绍的是 Tekt ro nix TDS8200 Di gital Sampli ng Oscilloscope :该仪器运用虚拟仪器 技术 , 将用户接口 ,示波 , 采样等模块封装成视窗软件运 行在 Window s 2000 操作系统 下 , 支持编 程开发 。 可选择插入不同模块 ,如 80 E04 高速采样模块具有 20 GHz 的带宽 ,和两路 TDR 通道以及阶跃信号发 生器[ 3] 。探针使用 P8 018 TDR 探针 ,通过 SMA 电 缆与采样模块相联接 。用探针探测芯片的相应封装 外部管脚 ,由 TD R 模块发出能量脉冲 ,并记录入射 与反射的波形 ,以便 判断其失效 模式及失效位置 。 这里我们以 PB GA 封 装芯片为例 , 介绍应用 TDR 做芯片失效分析的例子 。
©
98
太 原 理 工 大 学 学 报 第 39 卷
图 2 TDR 波形信号模型示意图
统的特征内阻 50 Ω。其中 V ref 是入射电压压与反射电压间的延
迟时间 。 待测器件的 TDR 波形信号是入射电压信号与
新 型 TDR 检 测 技 术 及 其 在 IC 封 装
失效分析中的应用
李景隆 ,王云亮
(天津理工大学 自动化学院 ,天 津 300191)
摘 要 :介绍了 TDR ( Time Do mai n Reflect o met ry) 时域反射计的原理 。提出了基于传输线理 论建立的时域反射计的模型 。研究了该模型在各种阻抗非连续性下的工作状态 。采用高速采样模 块 ,高性能示波器和 TDR 发生模块组成 Tek t ro nics2CSA8 200 的 TDR 测试系统 ,将 TDR 技术应 用于大规模集成电路的失效分析 ,快速准确的定位故障 ,解决了复杂集成电路封装造成的故障诊断 的困难 ,并给出具体应用实例。
W TDR ) d t .
(5)
这里 Vinc 是给测试芯片上的 TDR 入射信号电压 , ZO
图 3 测试芯片自身容抗测量
为 TDR 测试系统的内阻 50 Ω。同样感抗测量如图
4 所示 ,互感与自感感 抗可以通过公式 6 与公式 7
进行计算 。
∫ L self
= Zo 2 Vinc
∞
( W TDR -
参考文献 :
[ 1 ] Deng Chun , Simon S Ang , Tai Chon g Chai ,et al . A t ime2domain2reflecto met ry charact erizat ion tech ni que fo r packagi ng sub2 st rates [J ] . Elect ronics Packaging Tech nolo gy Conference , 2003 ,6 :3612365.
Vref
=
V inc
ZD ZD
+
ZO ZO
,
(1)
ρ = Vref = ZD - ZO ,
(2)
V inc
ZD + ZO
ZD
=
ZO
1 1
+ -
ρ ρ.
(3)
入射电压信号与反射电压信号之间的延迟时间 T 是距离与传播速度的函数 。发生阻抗不匹配点到
系统采样观测点的距离 D 则可用以下公式得到 :
D = υT .
第 39 卷 专辑 2008 年 5 月
太原 理工大学学报
JOURNAL OF TAI YUAN UNIVERSIT Y OF TEC HNOLOGY
3
文章编号 :1 00729432 (200 8) S120097203
Vol. 39 Spec. Issue Ma y 2008
1 TD R 的工作原理
TDR 时域反射计 ,其工作原理与雷达相似 。能 量通过任何介质传输时 ,如果遇到阻抗变化 ,则部分 能量会反射回源端。反射回来的能量大小与传输的 能量和阻抗变化有关 。从能量发出到反射回来所经 历的时间是源端到阻抗不连续点的距离与能量传输
速度的函数[ 2 ] 。在电子系统中 ,电能在导体中传输 也遵循相同的原理 ,传输导体阻抗的任何变化都会 造成电能反射 ,反射幅度与阻抗变化成正比。 TDR 测试模块图如图 1 所示 , TDR 测试系统的信号源在 待测器件的始端发出一个能量脉冲信号 ,能量沿着 介质传输 ,当介质阻抗发生变化时 ,一部分能量会从 阻抗变化的位置反射回来 ,余下的能量会继续传输 。 采样模块分别记录入射反射的波形 ,计算与叠加 ,可 以得出传输介质中容性 ,感性 ,阻抗大小的特性变化 并在示波器上显示 ,同时也可以通过计算能量入射 反射的时间 ,判断出介质阻抗特性变化发生的位置 。
4 结论
文章介绍了 TD R 技术的工作原 理 ,将用于 传 输线故障诊断的技术应用于微距 ,复杂电路特性的 芯片封装测试 ,并提出了用于芯片封装测试的信号 模型 ,讨论了在不同阻抗变化下该模型的工作状态 不同 。随着新型检测示波器设备 ,高速 AD 采样与 虚拟技术的出现 ,提出了实际的芯片封装测试系统 方案 ,为芯片封装故障诊断提供了有效的工具 ,快速 的定位故障并可以准确地确定是电路开路或短路等 阻抗特性变化 。
发生开路的位置为金线附近 。芯片开封后使用高倍 显微镜观测发现金线 (wi re) 与衬底 ( subst rat e) 连接 的第二点抬起 ,造成电路开路如图 7 所示 。
图 6 TDR 测试波形图
图 5 TDR 测试结果分析
图 5 中 (tip) 为 TDR 探针开路 波形 ,即焊球阵 列端开路时的曲线 ; 曲线 ( sub) 为衬底的曲线 ;曲线 (good) 为好品的曲线 。假设测试失效 芯片的曲线 在 tip 与 sub 之间 ,认为失效位置在衬底 ( subst rat e) 上 。如果在靠近 sub 曲线延迟大约 20 p s 的位置 , 则认为失效位置在金线上 ,若在 sub 曲线和 good 曲 线之间且远离 s ub 曲线 ,则认为失效位置在 IC 芯片 (die) 上。
[ 3 ] Tekt ronics , CSA8200 Co mmunicatio ns Signal Anal yzer TDS8200 Di gi tal Samp lin g Oscillo scope Quick St art U ser Manual . [ 4 ] 哈勃. 电子组装制造 [ M ]. 北京 : 科学技术出版社 ,2004 .
性阻抗变化 ,这里进行论述 :
TDR 测试芯片封装时遇到容性阻抗时反射波
形如图 3 所示 ,根据单端 TDR 模型理论 ,封装自身
的容抗可以通过记录探头开路时和实际测试集成电
路时的波形 ,对二者波形差值微积分运算 ,得到封装
自身的容抗 。
∫ Cse lf
1 = 2 ZoVinc
∞
( Wopen -
0
这里对 280 管脚 PB GA 封装芯片测试 ,经测试 已知管脚失效 , TDR 显示结果如图 6 所示 。
从波形上看 ,其失效模式是开路 。从焊球阵列 侧看 ,open 波形延迟于 sub 波形大约 20 ps ,故判断
图 7 高倍显微镜下失效点照片
图中金线与衬底打线点分离 ,故导致与该点相 连的电路开路 ,从而验证了 TDR 的分析结果。
反射电压信号的叠加 , 入射电压信号 Vinc 是固定幅 值的阶跃脉冲信号 (V/ 2) ,反射电压 V ref 是与关于传 递能量与阻抗 变化函数 , 若 ZD > ZO , V ref 为 正; 若 ZD < ZO ,V ref 为负 。阻抗的变化可以通过计算反射 系数ρ精确的算出。公式如下 :
[ 2 ] Lake Oswego , OR U SA. PCB int erconnect charact erizatio n fro m TDR measurement s TDA Appl icatio n Not e[ EB/ OL ]. TDA Sy st ems , (www. t dasyst em. com)
图 1 典型 TDR 测试系统示意图
TDR 信号发生器 内阻 为 50 Ω ,且电缆与探 针 的内阻也为 50 Ω。由极性可变电流源与二极管开 关控制产生一定幅值的阶跃脉冲信号 。若示波器的 纵坐标设置为电压单位 ( mV) 横坐标设置为时间单 位(ps) ,则反射回系统采样点的信号模型在示波器 上显示如图 2 所示 。
0
Ws hor t ) d t ,
( 6)
2 ∫ d Lmut ual =
∞
Zo V ( W - W ) inc 0
i nduce d
backgro und
t.
( 7)
式中 :W background 为背景噪声波形 ,可以在测试芯片时
不加 TDR 信号得到。
图 4 测量芯片感抗测量
3 实际 TD R 测试系统在芯片封装测 试中的应用
关键词 : TDR ;时域反射计 ;集成电路 ;失效分析 中图分类号 : T P274 文献标识码 : A
随着目前大规模集成电路的广泛应用 ,为满足 不同需求出现了各种芯片封装形式 ,典型的封装有 DIP , SOIC ,QF P 等等 。而由于集成电 路规模的日 益扩大 ,同时要求 封装尺寸 更小更薄 ,出现 了 PB2 GA ,flip chip 等封装。其高密度的 I/ O 管脚分布以 及复杂的内部结构与制造工艺使得在集成电路生产 制造过程中容易造成芯片失效 ,同时也为 IC 的测试 与故障分析带来了很大的困难 。目前在芯片失效分 析中主要采用 的方 法是分析 I - V 曲线 ,芯片开封 后再采用显微镜 、探针等工具分析内部结构[1 ] 。前 者虽然可以分析出失效模式但无法知道故障的准确 位置 ;后者在没有任何线索情况下 ,测试周期长 ,且 损坏了芯片 。这里介绍一种新型的 TDR ( Time Do2 main Refl ectomet ry) 时域反射计技 术 ,为芯片封装 内部的失效分析提供了有效的工具 ,可以在无损芯 片的情况下进行失效分析与精确定位 ,并缩短了分 析测试周期 。