6.5.3序列信号发生器

例：用74LS194设计一个产生100111序列的反馈移位型序列信号发生器。 解： （1）根据给定序列的长度L，确定移存器位数n，
2n−1 ≤M ≤2n L=6，n=3 （2）确定移存器L个独立的状态，作状态图:
Q0 Q1 Q2 Q3
Cr
S1
CP
S0
SR D0 D1 D2 D3 SL
100111100111
Z1 = 110101 Z2 = 010110
作业：6-34(6、9)，6-36，6-38
解： （1）用194实现一个M=6的扭环形计数器 S1 = Q2Q0
&
Z2
（2）译码器译码产生双序列信号
&
Z1
Q0 Q1 Q2
m0 0 0 0 m4 1 0 0 m6 1 1 0 m7 1 1 1 m3 0 1 1 m1 0 0 1
00
00 ×
01 ×
11
10 ×
没有自启动能力 修改设计：
• 引导无效状态进入有效循环：如状态图
引导时要注意输出端移位的特点：
Q2Q3
Q0Q1
00
00 ×
01 ×
(Q0Q1Q2 )n+1 = (Q1Q2Q3)n
11
• 重新圈K圈，如图
10 ×
SL = D3 = Q3n+1 = Q2 + Q0 Q3 = Q2 • Q0 Q3 有自启动能力
Z1 Z2
10 11 00 11 01 10
Z1 = m0 + m4 + m7 + m1 Z2 = m4 + m7 + m3
Y0
Y7
74 LS 138
A2 A1 A0 E1 E2 E3
1 1 Cr Q0 Q1 Q2 Q3 & S1
CP
S0 1
1
CSrR
QD00
QD1 1
QD2 2
Q3D3
S S1
L
74LS194
1
4
1
0
1
0
0
5
1
0
1
1
0
6
1
1
0
0
0
7
1
1
0
1
1
8
1
1
1
0
0
9
1
1
1
1
1
QDQQCBQA
00
01
11
10
00
01
11
10
Z = (QD QB QA )m (0 0 11 0 1 0 QC )T
逻辑图：
Z = (QD QB QA )m (0 0 11 0 1 0 QC )T
1 P QA QB QC QD
S1 1
CP
S0
0
SR D0 D1 D2 D3 SL
用4－1MUX实现组合电路部分 作降维K图，变量为 Q0Q2Q3
Q2Q3
Q0
00
01
11
10
01
1
1
0
1 D0
D1
Y
D2
D3
Z
A1 A0
11
1
0
0
SL
SL = (Q0Q2 )m (1 Q3 1 0) = ( A1A0 )m (D0 D1 D2 D3)
Q0 Q1 Q2 Q3
1 Cr
S1 1
CP
S0
0
SR D0 D1 D2 D3 SL
2、计数型序列信号发生器（计数器加反馈译码电路）
Q0 Q1
Qn
SR (SL )
CP
Z Q0 Q1
SR (SL )
CP
Qn
Z
设计步骤： 1）根据序列码的长度L，确定模M=L的计数器； 2）根据序列码的具体内容，设计组合输出电路； 3）画逻辑图。
Q0Q1Q2 序列信号由 Q0 输出 (左移)
Q0Q1Q2
有重复状态，故移存器的位数取n=4
1
100111100111
1001
0011
0111
Q0Q1Q2Q3
1100
1110
1111
可以确定用一片74LS194即可 （3）作次态K图，写激励方程：SL
（4）检查自启动能力 根据激励方程，作完整的次态K图如下：
Q2Q3
Q0Q1
00
01
11
10
00 ×
×
×
Q2Q3
Q0Q1
00
01
11
10
00
01 ×
×
×
01
11
×
11
10 ×
×
×
(Q0Q1Q2Q3 )n+1
SL = D3 = Q3n+1 SL = Q0 + Q2 = Q0Q2
10
(Q0Q1Q2Q3 )n+1
作完整的状态转移图如下： Q0Q1Q2Q3
Q2Q3
Q0Q1
L=15, n=4 查表得： SR = Q1 ⊕ Q4
为保证自启动：
≥1 Z
=1
Q1 Q2 Q3 Q4 Cr
S1
CP
S0
1
SR D0 D1 D2 D3 SL
1111
SR = Q1 ⊕ Q4 + Q1 Q2 Q3 Q4 = (Q1 ⊕ Q4 ) + Q1 + Q2 + Q3 + Q4
直接写出序列：
Q1Q2Q3Q4
CP
S0 1
SR D0 D1 D2 D3 SL
0 111
3、 m序列码发生器 1）m序列码——伪随机序列码
• 长度为L的序列中共出现 2n−1 个1，共出现 2n−1 −1 个0； 0和1出现的概率几乎相等。
• 序列中一定包含n个连续的1，n-1个连续的0；
• 在一个周期内0、1分布无规律，故称作随机序列； 但整个序列进行周期性重复，故又称作“伪”随机序列。
0 0 0 1 0 0 1 10 1 01 11 1 0 0 0 1 0 0 1 10 1 01 11 1
6
3
例：用74LS161设计一个产生1101000101序列信号发生器。
（1）序列长度L=10，用74LS161实现一个M=10的计数器，选用置补法。 0110－1111
（2）设计译码电路
（3）实现:用8-1数据选择器实现
NO QD QC QB QA Z
0
0
1
1
0
1
1
0
1
1
1
1
2
1
0
0
0
0
3
1
0
0
1
T
Oc
CP
Cr A B C D LD
0 110
0110－1111
A2 A1 A0
D0
D1
D2
D3
Y
Z
D4
D5
D6
D7
NO QD QC QB QA Z
0
0
1
1
0
1
1
0
1
1
1
1
2
1
0
0
0
0
3
1源自文库
0
0
1
1
4
1
0
1
0
0
5
1
0
1
1
0
6
1
1
0
0
0
7
1
1
0
1
1
8
1
1
1
0
0
9
1
1
1
1
1
4
例：用74LS194设计一个同时产生两组序列码的双序列信号发生器。
6.5.3 序列信号发生器的设计 1、反馈移位型序列信号发生器（移位寄存器加反馈电路）
CP
Q0 Q1
SR (SL )
例如：Z＝1001110
Qn
Z 怎样使移位寄存器的某个输出端
输出要求的序列信号，取决于反
馈电路提供的激励信号。
设计步骤： 1）由给定的序列信号确定移位寄存器的M个独立的工作状态； 2）根据M个独立的状态列状态转移图、次态K图、写激励方程； 3）检查自启动能力； 4）画逻辑图。
01
11
10
×
×
×
×修
改
×
前
×
×
(Q0Q1Q2Q3 )n+1
01
11
10
×
×
×
1100 修
改
×
后
×
×
(Q0Q1Q2Q3 )n+1
2
（5）电路实现 方案一：
输出 Z
1
1 1
SL = Q2 + Q0 Q3 = Q2 • Q0 Q3
用SSI实现组合电路部分 方案二：
Q0 Q1 Q2 Q3
1 Cr 74LS194
00010011010111100010011010111100010011010111100100110101111……
2）构成：移位寄存器＋反馈电路
n位移位寄存器可产生的m序列信号的长度为：L = 2n −1 其中只有0000一个冗余状态不用，只需查表得到反馈电路即可。
5
例：设计并写出L=15的伪随机序列。 解：