数字电子技术基础：第三章 逻辑门电路

Y A B A B AB
二、 CMOS漏极开路（OD）门
1）CMOS漏极开路门的提出 对于推拉式输出的逻辑门而言， 其输出端具有低阻输出特性。 A 若将多个门的输出端短接，即
B “线与”连接时，往往因各输出 端的逻辑运算状态不同，在电源
+VDD
1
TN1 TN2
与地之间出现一条低阻通路，产
生较大电流，易导致器件损毁。
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
第三章 逻辑门电路
本章内容
二极管、BJT管、MOS管的开关特性 CMOS逻辑门电路 TTL逻辑门电路 *射极耦合(ECL)逻辑门电路 *CMOS 与TTL门电路的接口（电平转换）
教学基本要求：
1、了解半导体器件的开关特性。 2、熟练掌握基本门电路（非、与非、或非、异或门）
的逻辑功能。 3、掌握三态(TS)门、传输(TG)门、OD门、OC门的
+VDD
C
D 0
2） OD门的电路结构、逻辑符号与主要用途
电路 +VDD 逻辑符号
OD门输出“线与”连接
VDD 2
L
TP2
TP1
RP L
VDD
A
A
L
A TN1
&
L A
RP
BB
B TN2
B
VSS
(a)工作时必须外接电源和电阻;
(b)与非逻辑不变
C
用途：可实现“线与”逻辑功能;
A&L B
C& D
可实现输出逻辑电平变换; D
薄，易被击穿（耐压100V），应采取保护措施。
4000系列
74HC系列
二、输出特性
VOL(MAX)
1. 低电平输出特性
IOL(MAX)
当 vO V时OL,T1截止、T2管导通。由于T2管存在导通内阻， 故输出低电平随IOL增加而提高。
VOL(MA→X)IOL(MAX)
VDD↑(VH↑)→T2管导通内阻RON↓→IOL(MAX)↑
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
无触点开关。
3.3.2 CMOS反相器 CMOS门的静态功耗极小！
一、工作原理 VTN = 2 V VTP = 2 V VDD＞(VTN VTP )
+VDD
+10V
S2 TP
vi vGSN vGSP TN TP vO
0 V 0V -10V 截止 导通 10 V 10 V 10V 0V 导通 截止 0 V
特殊结构和工作特点。 4、掌握逻辑门的主要电气特性参数 5、了解逻辑门在应用中的接口问题。
数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路
三极管门电路 MOS门电路
TTL门电路
NMOS门 PMOS门 CMOS门
3.2 半导体二极管门电路
3.2.1 半导体二极管的开关特性
二极管开关电路
VI=VIH =VCC D截止，VO=VOH=VCC
VI=VIL =0 D导通，VO=VOL=0.7V
二极管伏安特性的近似描述(几种等效模型)
二极管的动态电流波形
反向恢复时间tre：数纳秒
3.2.2 二极管与门
设VCC = 5V A、B输入：VIH=3V， VIL=0V 二极管导通压降 VDF=0.7V
2.高电平输出特性
当 vO 时VO，H T2截止、T1导通。IOH方向与规定
负载电流方向相反。VOH随IOH增加而下降。
VOH(MIN)
IOH(MAX)
VOH(MI→N)IOH(MAX) VDD↑(VH↑)→T1管导通内阻RON↓→IOL(MAX)↑
3.3.4 CMOS反相器的动态特性
带电容负载
IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为。
(b)带灌电流负载
当负载门的个数增加时，总的灌电流IOL将增加，同时也将 引起输出低电压VOL的升高。当输出为低电平，并且保证不超 过输出低电平的上限值。
N OL
I OL ( 驱 动 门) I IL (负 载 门)
IOL ：驱动门的输出端为低电平电流 IIL ：负载门输入端电流之和
逻辑符号
C
vIБайду номын сангаас/vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
3.3.1 MOS开关及其等效电路
当υI < VT 当υI > VT
: MOS管截止， 输出高电平 ：MOS管工作在可变电阻区，输出低电平
当输入为低电平时： MOS管截止， 相当于开关“断开” 输出为低电平。 当输入为高电平时：
MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平。
MOS管相当于一个由vGS控制的
6. 扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。
（a)带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出 高电压的降低。但不得低于输出高电平的下限值，这就限制了 负载门的个数。
高电平扇出数:
N OH
IOH ( 驱 动 门) I IH (负 载 门)
GSN< VTN, TN截止 GSP=5V (-5V到+5V)=(10到0)V
GSP>0, TP截止 开关断开，不能转送信号
2）当c=1， c =0时
A BY 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V
输出高、低电平存在一定偏移， 不利于门电路的级联。
不能放大，负载驱动能力差。
3.2.3 二极管或门
设VCC = 5V A、B输入：VIH=3V， VIL=0V 二极管导通压降 VDF=0.7V
A BY 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
L P1 P2 AB CD
可灵活配置上拉负载的供电电源。
AB CD
3) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间 常数亦愈小，因而开关速度愈快。
但功耗大,且可能使输出电流超过允
许的最大值IOL(max） 。
A
Rp的值大，可保证输出电流不能超 B
过允许的最大值IOL(max）、功耗小。 但负载电容的充电时间常数亦愈大， C
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
n
m
&1
&
三、CMOS传输门(双向模拟开关)
1. CMOS传输门电路
电路 C
vI /vO
TP
+5V 5V
vO /vI
TN
C
等效电路
υI / υO
1
A vA
TN1 1 0 导通 截止 截止 导通 1
B
1 1 导通 截止 导通 截止 0
TN2
vB
怎样增加与非门的输入端? 与非门
A B
&
增加输入端，会带来什么问题?
2.CMOS 或非门
A
B
10V 0V
+VDD +10V
VTN = 2 V VTP = 2 V
TP1 A B
TN1 TP1 TN2 TP2
数字集成电路简介
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
开关速度因而愈慢。
D
电路带电容负载
VDD
RP L
1
0
CL
当VO=VOL时
最不利的情况： 只有一个 OD门导通， 为保证低电平输出OD门的输 出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不 能太小。
I OL(max)
VDD VOL(max) Rp(min)
I IL(total)
tr
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
5. 延时功耗积 是速度功耗综合性的指标.延时功耗积，用符号DP表示
输入高电平的下限值 VIL(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
2. 噪声容限 在保证输出电平不变的条件下，输入电平允许波动的范围。
它表示门电路的抗干扰能力
负载门输入高电平时的噪声容限： VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。
逻辑门电路的一般特性
1. 输入和输出的高、低电平
1 vO
vI 1
驱动门 G1
vO
输出
高电平
+VDD VOH(min)
负载门 G2
+VDD
vI
输入
高电平
VIH(min)
输出 低电平
VOL(max) 0
G1 门 vO 范围
VIL(max)
输入 低电平
0 G2 门 vI 范围
输入低电平的上限值 VIL(max)
输出电平仍有一定偏移， 不利于门电路级联。
负载驱动能力差。
3.3 CMOS逻辑门
3.3.1 MOS开关及其等效电路 3.3.2 CMOS反相器的工作原理及传输特性 3.3.3 CMOS反相器的静态特性 3.3.4 CMOS反相器的动态特性 3.3.5 其他逻辑功能的CMOS门电路
CMOS漏极开路（OD）门 CMOS传输（TG）门 CMOS三态输出（TS）门
形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC
VDD=5 V
74HCT 74LVC 74AUC VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
输出 90%
50%
10%
t
f
90%
50% 10%
3.3.5 其他类型的CMOS 逻辑门
一、其他功能的CMOS 逻辑门
1.CMOS 与非门
VTN = 2 V VTP = 2 V
(a)电路结构
(b)工作原理
+VDD +10V A B TN1 TP1 TN2 TP2
L
0 0 截止 导通 截止 导通 1
10V 0V
TP2
TP1 L vL
01
截止 导通 导通 截止
驱动门 噪声 负载门
1
1
vo
vI
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大
值时允许正向噪声电压的最大值
VNL =VIL(max)－VOL(max)
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
CMOS电路传输延迟时间
L
TP2
L
00 01
截止 导通 截止 导通 1 截止 导通 导通 截止 0
TN1
TN2
10
导通 截止 截止 导通 0
11
导通 截止 导通 截止 0
或非门
A ≥1
增加输入端，会带来什么问题? L A B B
3. 异或门电路
A B
L AB X AB A B
=A⊙B
A B A B
AB
4. 带缓冲级的CMOS门电路
+10V
0V vi
D2
D1 vO
S1 TN
真值表
vi (A)
0 1
vO(Y)
1 0
逻辑图
逻辑表达式
YA
A1 Y
二、电压传输特性和电流传输特性
电压传输特性
vO f (vI )
三、输入噪声容限
VDD
0V
可以通过提高VDD，提高噪声容限。
3.3.3 CMOS反相器的静态输入、输出特性
一、输入特性（输入电压与输入电流间的关系） 1.MOS管栅极与衬底间的SiO2层可等效为电容，绝缘层非常
Rp(min)
VDD VOL(max) I OL(max) I IL(total)
+V DD
& IOL（max) RP
&
0
&
IIL（total) k
IIL &
… …
1
n
m
&
&
1
当VO=VOH时
为使得高电平不低于规定的VIH的 最小值，则Rp的选择不能过大。 Rp的最大值Rp(max) ：
Rp(max)