第8章 8255A并行接口(修改)
实验三、8255A并行接口实验
实验结论
通过本次实验,我们验证了8255A并行接口芯片的基本功能和工作原理。
实验结果证明了8255A芯片可以实现并行数据传输,并且可以通过设置不 同的端口模式来实现不同的输入输出功能。
在实际应用中,8255A芯片可以作为并行数据传输的重要接口之一,广泛 应用于各种数字电路和微机控制系统中。
05
实验总结与展望
等。
学习如何设置8255a并行接口芯 片的控制字,掌握其工作模式和
特点。
理解8255a并行接口芯片在计算 机中的重要性和作用,以及与其
他接口芯片的区别和联系。
掌握8255a并行接口芯片的工作原理
了解8255a并行接口芯片的基本 结构和工作原理,包括输入/输 出端口、控制寄存器和数据总线
等。
学习如何设置8255a并行接口芯 片的控制字,掌握其工作模式和
缺乏实验指导
实验过程中,我们遇到了一些难 以解决的问题,如果能有更多的 实验指导资料或教师指导,将有 助于我们更好地有限,我们未能充 分探索8255a并行接口的更多功 能和应用场景,建议增加实验时 间,以便我们有更多的机会深入 了解该芯片。
实验不足与改进建议
实验难度不够
学习如何使用8255a并行接口芯片进行硬件控制
学习如何使用8255a并行接口 芯片进行输入/输出操作,包括 读取和写入数据。
掌握如何通过8255a并行接口 芯片控制外部硬件设备,如 LED灯、继电器等。
了解如何将8255a并行接口芯 片与其他芯片连接,实现硬件 的扩展和控制。
了解并行接口在计算机中的作用和重要性
实验三
将端口B和端口C设置为输入,端口A设置为输出。 当在端口B和端口C上施加不同的电平时,端口A 的输出与端口C的输入相同。
第八章8255A并行接口
端口B
对应 PC2 对应 PC1 对应 PC0 PC2置位
8255A工作在方式1下的输入时序
(3)端口A方式1作输出:
D7~D0 PA7~PA0
输出缓冲器满信号 表示CPU已经输出了数据
INTEA PC6
PC7 PC6
与门
WR
PC3
OBFA ACKA
INTRA
外设响应信号 表示外设已经接收到数据
3. A组、B组控制电路:这两组控制电路根据CPU发出的方式选择控制字 来控制8255A的工作方式,每个控制组都接收来自读写控制逻辑的 “命令”,接收来自内部数据总线的“控制字”,并向与其相连的端 口发出适当的控制信号。A组控制电路控制PA口和PC口高4位,B组控 制电路控制PB口和PC口低4位。
4. 读/写控制逻辑:用来管理数据、控制字和状态字的传送,接收系统 总线发来的有关信号,并向A、B两组控制部件发送命令。
? 8255A输出给外设的一个控制信号,当其有效时, 表示CPU已把数据输出给指定的端口,外设可以取走
? ACK*——响应信号,低有效
? 外设的响应信号,指示 8255A的端口数据已由外设 接受
? INTR——中断请求信号,高有效
? 当输出设备已接受数据后 , 8255A 输出此信号向 CPU提出中断请求,要求CPU继续提供数据
8255A的内部结构
A组控制
A组 A口 (8位)
D0~D7
RD WR A1 A0 CS RESET
数据总线 缓冲器
读/写 控制逻辑
A组 C口高位 (4位)
B组 C口低位 (4位)
B组控制
B组 B口 (8位)
PA 0~PA 7 PC4~PC 7 PC0~PC3 PB0 ~PB 7
8255A可编程并行口使用方法
8255A并行接口1.课程设计的目的为了巩固《微型计算机技术》课程学到的相关知识,通过对本课程所学知识的综合运用,使学生融会贯通课程中所学的理论知识,加深对计算机系统各个部分的工作原理及相互联系的认识,加深对接口的理解,清晰地建立计算机系统的概念,培养学生进行微机应用系统硬件和软件开发的实践工作能力。
2.设计方案论证2.1设计方案的选择在进行系统设计之前,必须先熟悉被控制对象的生产过程和工艺要求,对控制对象的工作过程进行深入的调查,根据实际应用中的问题提出具体的控制要求,以确定系统所要完成的任务;然后提出不同的总体方案进行比较论证,确定出系统的总体方案。
在确定系统的总体方案时,对系统的硬件和软件功能应进行综合性考虑,因为系统的一个控制功能一般是既可以用硬件来完成,也可以由软件来完成,究竟采用什么方式,则要根据系统的实时性及硬件系统的性能价格比综合平衡后加以确定。
一般情况下,用硬件来完成速度快,可节约CPU的大量时间,但这会使系统非常复杂,而且价格会高一些;用软甲实现价格便宜,但要占用CPU 较多的时间。
所以一般的原则是在CPU时间允许的情况下,尽量采用软件,如果控制回路较多或者有些软件设计比较困难,则可考虑用硬件来完成,总之,一个控制系统哪一部分用硬件来实现,哪一部分用软件来实现,要结合具体情况进行比较后再确定。
2.1.2设计目的随着社会的发展,城市规模的不断扩大,城市交通成为制约城市发展的一大因素。
人口和汽车日益增长,市区交通也日益拥挤,人们的安全问题当然也日益重要。
因此,红绿交通信号灯成为交管部门管理交通的重要工具之一。
有了交通灯,人们的安全出行也有了很大的保障。
自从交通灯诞生以来,其内部的电路控制系统就不断的被改进,设计方法也开始多种多样,从而使交通灯显得更加智能化。
尤其是近几年来,随着电子与计算机技术的飞速发展,电子电路分析和设计方法有了很大的改进,电子设计自动化也已经成为现代电子系统中不可或缺的工具和手段,这些都为交通灯控制系统的设计提供了一定的技术基础。
并行IO扩展芯片8255
1
1
1
PC7
8255与单片机的连接
74LS373
AT89C51
P0.0-P0.7 ALE P2.7 WR RD RESET 8D G Q0 Q1 OE
D0-D7
PA
A0 A1
8255
CS WR RD RESET
PC
PB
EA
+5V
接片选/CS端,8255的(一组)寄存器地址可以是:
PA口:7000H PB口:7001H PC口:7002H 命令口:7003H
8255与单片机的连接
74LS373
AT89C51
P0.0-P0.7 ALE 8D G Q0 Q1 Q7 OE WR RD RESET
D0-D7 PA A0 A1 CS PC7 PC0
微型 打印机
8255
WR RD RESET
EA
+5V
Q7接片选/CS端,8255的(一组)寄存器地址可以是:
PA口:0000H PB口:0001H PC口:0002H 命令口:0003H
CPU向PA口输出数据
CPU向PB口输出数据 CPU向PC口输出数据 对控制寄存器写控制字 初始化8255时必须做的工作 没有选中,8255不工作 非法状态 非法状态 8255对系统总线呈高阻态 控制寄存器只能写不能读 8255对系统总线呈高阻态 向8255的I/O口写有效
注意:对PA,PB,PC三个口的任何读/写操作,就是对 PA,PB,PC这三个寄存器进行I/O操作.第4个寄存器是 控制字寄存器(命令字寄存器)
K0 K1 K2 K3 K4 K5 K6 K7
图8.5 简单I/O接口扩展电路
74HC244
简单并行I/O扩展(锁存器扩展) 在单片机的I/O口线不够用的情况下,可以借助 外部器件对I/O口进行扩展。可资选用的器件很 多,方案也有多种。
8255a并行接口芯片的基本结构及工作原理 -回复
8255a并行接口芯片的基本结构及工作原理-回复[8255a并行接口芯片的基本结构及工作原理]是指针对特定应用设计的一种集成电路芯片,用于实现计算机系统与外部设备之间的并行通信。
本文将逐步介绍8255a并行接口芯片的基本结构和工作原理。
一、引言随着电子技术的发展,计算机系统逐渐与外部设备进行连接,实现数据的输入和输出。
为了满足不同应用场景的需求,芯片设计者提出了各种接口芯片,其中并行接口芯片是其中之一。
并行接口芯片的作用是实现计算机系统和外部设备之间的高速数据传输,其基本结构和工作原理对于提高系统的数据传输效率具有重要作用。
二、基本结构8255a并行接口芯片是一种功能强大的集成电路芯片,基本结构包括以下组成部分:1. 端口组(Port Group):8255a芯片内部包含三个8位的端口组,分别为A、B、C端口组。
每个端口组都可由外部设备进行数据的输入和输出。
同时,每个端口组都包含了相关的控制寄存器,用来设置和控制端口的工作状态。
2. 控制寄存器(Control Register):8255a芯片中的每个端口组都有一个对应的控制寄存器,用于设置和控制端口的工作模式。
其中,控制寄存器的位数和功能根据不同的芯片型号而变化。
3. 数据寄存器(Data Register):8255a芯片中的每个端口组都有一个对应的数据寄存器,用于存放从外部设备中读取的数据或要写入到外部设备中的数据。
数据寄存器的位数根据芯片型号和端口组而定。
4. 模式控制寄存器(Mode Control Register):8255a芯片内部还包含一个模式控制寄存器,用于设置和控制端口组的工作模式。
该寄存器中的位数和功能根据不同的芯片型号而变化。
三、工作原理8255a并行接口芯片的工作原理主要包括以下几个方面:1. 初始化:在开始使用8255a芯片之前,需要对芯片进行初始化设置。
通过设置控制寄存器和模式控制寄存器,可以设置端口组的输入和输出模式,以及中断使能等参数。
8255A可编程并行接口实验
实验八8255A可编程并行接口实验一、实验项目用8255A可编程并行接口芯片,重复实验四的内容。
PA口作为显示输出口,PB口作为开关量输入口。
二、实验目的1.了解8255A芯片的结构及编程方法2.掌握通过8255A并行接口读取开关数据的方法三、实验原理设置好8255A各端口的工作模式:三个端口都工作于方式0,PA口作为显示输出口,PB口作为开关量输入口。
四、实验连线8255A的PA0PA7接发光二极管L1L8,PB0PB7接开关K1K8,片选信号CS8255接CS0。
五、实验电路六、程序框图七、参考程序CSEG AT 0000HLJMP START开始置控制字从B通道读入开关状态从A通道输出到发光二极管延时一段时间.23.CSEG AT 4100HPA EQU 0CFA0HPB EQU HPCTL EQU HSTART: MOV DPTR, #PCTL ;置8255A控制字,A、B、C口均工作MOV A, # H ;方式0,A、C口为输出,B口为输入MOVX @DPTR, ALOOP: MOV DPTR, #PB ;从B口读入开关状态值MOVX A,MOV DPTR, #PA ;从A口将状态值输出显示MOVX , AMOV R7, #10H ;延时DEL0: MOV R6, #0FFHDEL1: DJNZ R6,DJNZ R7,LJMP LOOPEND八、问题思考试分析改置8255A控制字,A、B、C口工作方式1,B、C口为输出,A口为输入,可不可以。
.24.。
并行通信和并行接口8255A-PPT精选文档
§6-2 8255A的控制字
8255A的控制字分两类 方式选择控制字: 用于定义各端口的工作方式。
置位/复位控制字: 用于对C端口的任一位进行置位或复位操作。 这两种控制字都被写入控制字寄存器端口,
用标志位(D7位)来区分:
D7=1 为方式选择控制字
D7=0 为置位/复位控制字
14
方式选择控制字的格式:(方式字)
第六章
主要内容:
并行通信与并行接口8255A
8255A引脚功能及内部结构 端口寻址 控制字和命令字 初始化及编程 工作方式 应用举例
1
并行通信和并行接口
并行通信:把一个字符的各数位用几根线同时进行传输 并行接口:实现并行通信的接口。
并行接口的特点:
在多根数据线上以字节或字为单位传递信息。
CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2
RD
WR
PA4 PA5 PA6 PA7
RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
8255A
5
引脚信号可分为两组:
和外设一边相连的 PA7~PA0 PB7~PB0 PC7~PC0
15
端口C的置/复位控制字格式:
D7 D6 D5 D4 D3 D2 D1 D0
0 | x
|
端 口 无 C 的 置 /复 位 命 令
8
8255A的寻址
A1 A0 0 0 0 1 1 0 1 1 访问的端口 端口A 端口B 端口C 控制字寄存器
9
8255a并行接口芯片的基本结构及工作原理 -回复
8255a并行接口芯片的基本结构及工作原理-回复8255A并行接口芯片的基本结构及工作原理引言随着计算机技术的不断发展,人们对于外设与计算机之间的数据传输速度和效率提出了更高的要求。
并行接口芯片作为计算机与外设之间传输数据的重要媒介,起到了至关重要的作用。
本文将详细介绍8255A并行接口芯片的基本结构及工作原理。
一、基本结构8255A是一款通用的并行接口芯片,其基本结构包括三部分:控制字寄存器、端口A/B/C以及控制逻辑。
1. 控制字寄存器控制字寄存器是8255A并行接口芯片的核心部件,用于控制输入输出的方向、模式以及数据格式等。
该寄存器由三个字节组成,分别是A口控制字寄存器(PC0-PC7)、B口控制字寄存器(PC8-PC15)和C口控制字寄存器。
其中,A口用于配置端口A的输入输出方式,B口用于配置端口B的输入输出方式,而C口则配置8255A芯片的工作模式和特殊功能。
2. 端口A/B/C端口A和端口B是8255A芯片的两个并行输入输出端口,每个端口由8个I/O线组成。
端口C包括PC0-PC3和PC4-PC7两部分,分别用于控制8255A的工作模式和特殊功能。
3. 控制逻辑控制逻辑是8255A芯片的控制单元,根据控制字寄存器中的设置,控制端口A/B的输入输出方式,以及控制芯片的特殊功能。
控制逻辑还负责监测和处理外部信号,将其与控制字寄存器中的设置进行匹配,确定8255A 芯片的工作模式和特殊功能。
二、工作原理8255A芯片的工作原理相对简单,通过控制字寄存器、端口A/B/C以及控制逻辑之间的相互配合,实现数据的传输与处理。
1. 配置工作模式首先,需要通过向控制字寄存器中写入相应的值来配置8255A芯片的工作模式。
控制字寄存器的配置主要包括端口A/B的输入输出方式、数据的格式以及芯片的特殊功能。
通过配置控制字寄存器,可以将端口A/B设置为输入或输出模式,并设置数据格式为8位、4位或2位。
此外,如果需要使用8255A芯片的特殊功能,也可以进行相应的配置。
第8章 8255A并行接口
方式1的 输出过程
1)CPU通过输出指令将数据送至并口的输出缓冲器; 2)8255A收到数据后在OBF#上输出低电平,通知外设接收数据; 3)外设在收到OBF#的低电平后,接收并行接口的数据 4)外设向并口送ACK#低电平,通知8255A收到数据并禁止8255送
出下一个数据; 5 ) 8255A 在 收 到 ACK# 的 低 电 平 后 , 将 OBF# 置 为 高 电 平 ; 若
微机原理与接口技术
第 8 章 并/串行通信接口
8.1 并行通信接口
8.1.1 8255的内部结构 8.1.2 8255的工作方式 8.1.3 8255的编程设置 8.1.4 8255的应用例
8255A芯片知识点:
可编程并行接口芯片8255A的结构与功能 8255A的三种工作方式与初始化编程 8255A的应用
并行通信(I/O)接口
D7 ~D0
并
Dn-1 ~D0
计
计 算
行 n根数据线 I/O
算 机
机
接
或
口
外
控制/联络线 设
可编程并行口的一般构成
一个重要概念----联络
联络:CPU通过接口向外设输出一个控制 信 号 ; 外 设 通 过 接 口 向 CPU 输 入 一 个 “ 状 态”信号,这“一入一出”的一对信号用 来 协 调 CPU 与 外 设 处 理 信 息 的 同 步 问 题 。 这一对信号就是“联络”信号。
方式1的 输入过程
1)外设送数据至外设与接口相连的数据线上; 2)外设送选通信号STB#给8255A; 3)8255A利用STB#的低电平锁存数据至并口的输入缓冲器; 4)IBF引脚输出高电平通知外设收到数据,禁止外设发送下一
个数据; 5)8255A在IBF=1且INTE=1时使INTR输出高电平,向CPU提
可编程并行接口芯片8255A
方式1——选通输入输出方 式,此时8255A的A口和B口 与外设之间进行输入或输出 操作时,需要C口的部分I/O 线提供联络信号。只有A口 和B口可工作于方式1。
方式2——选通双向输入输 出方式,即同一端口的I/O线 既可以输入也可以输出,只 有A口可工作于方式2。此种 方式下需要C口的部分I/O线 提供联络信号。
D7
D6
D5
D4
D3
D2
D1
D0
1
方式控制字的 特征位
A口 工 作 方 式 0 0 —方式0
0 1 方式1
1 ×—方式2
图8.16 8255的工作方式选择控制字
B口 工作方式
0 —方式0 1 —方式1
A口
PC7~ PC 4
输入/输出 输入/输出
1 —输入 1 —输入
0 —输出 0 —输出
B口
PC3~ PC 0
RD
A口
P A7~ P A0
02 ( P C4)
I N T AE
P C4
P C5
&
STB A I B FA
P C3
I N T RA
P C7, P C6
I/O
图8.19 方式1输入时端口
B线口 的功能
P B7~ P B0
( P C2)
I N T BE
P C2
STB B
P C1
I B FB
&
P C0
I N T RB
8.2.3 各种工作方式的功能
1.方式0——基本输入输出方式
方式0无须联络就可以直接进行8255A与外设之间的数据输入 或输出操作。它适用于无须应答(握手)信号的简单的无条件输入/输 出数据的场合,即输入/输出设备始终处于准备好状态。
第8章 并行接口8255A第二节
当A1A0=11时
选择控制端口
表8.1 8255A的读写操作控制
§8.2 并行接口8255A
8.2.3 8255A的控制字及来自工作方式8255A共有两个控制字:即工作方式控 制字和对C口置位/复位控制字。
1. 控制字
(1)工作方式控制字: 控制字和各位的含义如图所示。
D7
D6 D5
D4 D3
D2 D1 D 0
过8255A把数据送给打印机接口的数据引脚
DATA 0 ~ DATA 7 ,同时送出一个数据选通信号 STROBE 给打印机。打印机收到该信号后,把 数据锁存到内部缓冲区,同时在BUSY信号线上 发出忙信号。待打印机处理好输入数据时,打
印机撤消忙信号,同时向主机送出一个响应信
号 ACK 。主机根据 BUSY 信号或信号 ACK 决定
通道 A
D7 A0 A1
CS RD WR
27
PA7 PB0
RESE T
9 8 6 5 35 36
8255 APPI
. . .
通道 B
电 源 线
VCC GND
CPU接口
25 14 15 16 17 13 12 11 10
PB7 PC0
. . .
通道 C
PC7 外设接口
8255A引脚定义
§8.2 并行接口8255A
§8.2 并行接口8255A
② 方式1选通输出
当端口 A 或端口 B 为方式 1 输出时,各
指定PC的3条线作为8255A与外设及CPU之 间应答信号。下图为方式1选通输出操作的 内部结构图。
方式1输出控制字格式
方式1输出端口A
PA7~0
方式1输出端口B
并行接口芯片8255A
控制字介绍
01
02
03
控制字是用来设置8255a芯片工 作模式的16位二进制数。
控制字的格式为:XXXX XXXX XXXX XXXXXXXX。其中,最高 位是读/写控制位,中间4位是端 口C的置位/复位控制位,接下来 的4位是端口B的控制位,最后4 位是端口A的控制位。
控制字的写入顺序是先写高位, 再写低位。
03
目前,8255a芯片已经被广泛 应用于各种领域,成为计算机 和电子工程中重要的接口芯片 之一。
02 8255a芯片工作原理
芯片内部结构
ห้องสมุดไป่ตู้
01
三个并行I/O端口:端口A、端口B和端口C,每个端口都有 8个位。
02
一个控制寄存器:用于设置芯片的工作模式和控制信号的 输入。
03
一个数据总线:用于数据传输。
工作模式介绍
模式0
基本输入输出模式。在这种模式 下,端口A、B和C都可以被配置 为输入或输出模式,通过控制字 来选择。
模式1
选通I/O模式。在这种模式下,端 口A和B被配置为输出模式,端口 C被配置为输入模式。
模式2
双向I/O模式。在这种模式下,所 有三个端口都可以被配置为双向 模式,即既可以输入也可以输出。
并行接口芯片8255a
目录
CONTENTS
• 8255a芯片概述 • 8255a芯片工作原理 • 8255a芯片编程 • 8255a芯片应用实例 • 8255a芯片与其他芯片比较 • 8255a芯片未来发展展望
01 8255a芯片概述
芯片功能介绍
01
8255a是一款并行接口芯片,主要用于实现并行数据 传输和控制。
优点
支持多种游戏控制器,传输速度快, 响应速度快,提高游戏体验。
8255A可编程并行接口
• 三个独立的8位I/O端口,口A、口B、口C。 三个独立的8 I/O端口 端口, • 口A有输入、输出锁存器及输出缓冲器。 有输入、输出锁存器及输出缓冲器。 • 口B与口C有输入、输出缓冲器及输出锁 与口C有输入、 存器。 存器。 • 在实现高级的传输协议时,口C的8条线 在实现高级的传输协议时, 分为两组,每组4条线,分别作为口A 分为两组,每组4条线,分别作为口A与 在传输时的控制信号线。 口B在传输时的控制信号线。 • 口C的8条线可独立进行置1/置0的操作。 条线可独立进行置1/ 1/置 的操作。 • 口A、口B、口C及控制字口共占4个设备 及控制字口共占4 号。
8255A
D.C. CHARACTERISTICS
SYMBOL VIL VIH VOL(DB)
PSRSME INPUT LOW VOLTAGE INPUT HIGH VOLTAGE OUTPUTLOWVOLTAGE(DATA BUS)
MIN -0.5V 2.0V
MAX 0.8V Vcc 0.45v 0.45v
D0
X
INTE A
PC6
口 A mode 1
A 1:入 出 0:出
PC4,5
PC3
INTRA 2
PC4,5
8
PB7-0
PORT B :
D7
1 X X X
OUTPUT
D0
X 1 0 X INTE B
PORT A PC1
PC2
OBFB ACKB
Mode 1
口B
B出
PC0
INTRB
• 模式1:输出定时 模式1
8255A并行接口逻辑框图 2. 8255A并行接口逻辑框图
GROUP A CONTROL GROUPA PORT A (8)
最新并行通信和并行接口8255A——8255A教学讲义ppt课件
9
9.1:并行通信和并行接口8255A——8255A
8255A的引脚功能
DIP封装,共40个引脚。
1. 连接系统总线的主要引脚
PA 3 1 PA 2 PA 1
D0~D7:数据线,双向,连CPU数据总线; RESET:复位输入,接系统总线的RESET;
对端口 A 写
对端口 B 写
输
对端口 C 写
对控制口 写
出
数据缓冲器为 三态
断 开
11
9.1:并行通信和并行接口8255A——8255A
8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7:A口外设数据线,接外设; PB0~PB7:B口外设数据线,接外设; PC0~PC7:C口外设数据线或联络线,接外设。
含3个独立的8位并行输入/输出端口,各端口均具有数 据的控制和锁存能力。可通过编程设置各端口的工作方式 和数据传送方向(入/出/双向)。
7
9.1:并行通信和并行接口8255A——8255A 8255A的内部结构
D0~D7
RD RD AA10 RD RESET
A组控制
数据总线 缓冲器 读/写 控制逻辑
并行通信和并行接口 8255A——8255A
9.1:并行通信和并行接口8255A
1. 串行通信和并行通信 2. 可编程并行接口芯片8255A
2
9.1:并行通信和并行接口8255A——串行通信和并行通信
两种数据通信方式:串行传送和并行传送。
▪ 并行传送:数据在多条并行1位宽的传输线上同时由源传
送到目的。以1字节的数据为例,在并行传送中,1字节的
第8章 8255A并行接口(修改)
CP
8.3 可编程并行接口芯片8255A
8255A的功能 8255A是一种通用的可编程并行I/O接 口芯片,广泛用于几乎所有系列的微型机系统 中 , 如8086 、 MCS51、 Z80 CPU系 统 等 。 8255A具有3个带锁存或缓冲的数据端口,可 与外设并行进行数据交换。用户可用程序来选 择多种操作方式,通用性强。使用灵活,可为 CPU与外设之间提供并行输入/输出通道。
可编程并行口8255A工作方式 方式1(选通输入/输出方式)特点:
当8255A的端口A或端口B工作在方式1,分 别指派3位固定地C作为数据传送的联络信号和中 断请求信号。
输入时的联络信号为: 输入选通STB#,输入缓冲器满IBF 中断请求信号INTR 输出时的联络信号为:
外设应答ACK#,输出缓冲器满OBF#
一个重要概念: 联络:CPU通过接口向外设输出一个控 制信号;外设通过接口向CPU输入一个 “状态”信号,这“一入一出”的一 对信号用来协调CPU与外设处理信息的
同步问题。这一对信号就是“联络”
信号。
1. 并行接口的输入过程 (1)外设将数据传输给接口,同时给出“输入 准备好”信号送接口; (2)接口将数据接收到输入缓冲器,置“输入 回答”有效送外设(阻止外设输入下一个数 据),同时使状态寄存器中“输入缓冲器 满”=1。 (3)CPU查询接口状态位或响应中断,执行输 入指令读取数据。数据读取后,清除“输入 缓冲器满”=0,置“输入回答”无效送外设, 通知外设可以输入新的数据。
说明:
8255A的四个端口地址从小到大分别对
应A口、B口、C口和控制口。 (3)电源线和地线 8255A的电源引脚为VCC和GND。VCC为电源 线,一般取+5V 。GND为电源地线。
可编程并行接口-8255A
与外设相连的信号线
PA7~PA0、PB7~PB0、PC7~PC0:三态、双向,输入/输出由工作方式决 定,可直接与外设相连。
与CPU连接的信号线
D7~D0:双向、三态数据线,与CPU系统数据总线相连。 A1、A0:端口地址选择信号,用来指明哪一个端口被选中。8255A有A、B、
端口A 1 —输入 0 —输出
端口C (PC7~PC4)
1 —输入 0 —输出
D6
D5
D4
D3
D2
D1
D0
B组 端口C (PC3~PC0) 1 —输入 0 —输出
端口B 1 —输入 0 —输出
B组方式选择 0 —方式0 1 —方式1
13
§1.3 8255A的控制字
D7:特征位(标志位)。 D6、D5:A组方式选择。00—方式0;01—方式1;10和11为方式2。 D4:A口的输入/输出选择。0为输出,1为输入。 D3:C口(高4位)输入/输出选择。0为输出,1位输入。 D2:B组方式选择。0为方式0,1为方式1。 D1:B口的输入/输出方式选择。0为输出,1为输入。 D0:C口(低4位)的输入/输出选择。0为输出,1为输入。 从中可看出,A口可工作在任一工作方式中,B口只能工作在方式0、方式1中。
A口:包含一个8位数据输出锁存器/缓冲器和一个8位数据
输入锁存器,因此A口无论作为输入口或输出口,其数据均 能受到锁存。
B口:包含一个8位数据输出锁存/缓冲器和一个8位数据输
入缓冲器。
C口:包含一个8位数据输出锁存/缓冲器,一个8位数据输
入缓冲器(输入无锁存)。
第8章 并行通信和并行接口8255A
8.2 并行I/O接 口芯片8255A
8.2.1 8255A的外部 引脚及内部结构 1. 8255A的外部引脚
8255A的外部引脚布局如 图8-1所示。它有40根引脚, 可分为与系统总线(如8086) 连接的引脚和与外部设备连接 的引脚。
图8-1 8255A的外部引脚
D7 ~ D0 为双向数据信号线,用于 8255A 与系统数据线相连,传送 CPU与8255A之间的数据、控制信息、状态信息。 (输入): 8255A 读信号,低电平有效。当有效时, CPU 从 8255A 的指定端口读取数据或状态信息。通常接系统总线的信号。 (输入): 8255A 写信号,低电平有效。当有效时, CPU 向 8255A CS 指定端口写入控制字或数据。通常接系统总线的信号。 (输入):片选信号,当它为低电平(有效)时,才能选中该 8255A芯片,使8255A正常工作。 A1 、 A0 (输入)为片内地址选择信号。当有效选中 8255A 时,由 A1A0的编码来决定是选中A口、B口、C口,还是选中控制字寄存器,如 表8-1所示
(二) 方式1的输入工作过程
当外设准备好数据,在送出数据的同时,送一个选通信号,使8255A的 IBF 为高电平,告诉外设当前输入缓冲器已满,暂时不要送入数据。再由后沿将INTE 置“1”,它使输出的 INTR 有效,向CPU 发出中断请求信号,待CPU响应这一中断请 求时,可以在中断服务程序中安排IN指令读取数据,然后将IBF置“0”,外设才可 以继续输入后面的数据。 ②方式1的输出 当A口与B口设定为方式1输出时,也各指定了C口的3根线为信号线,其引脚 定义和端口结构如图8-4所示。
循环检测codeendsendstart图898086cpu8255a和开关的接口电路可编程并行接口芯片8255a与数模转换器dac连接可以控制输出模拟量的大小这个模拟量可以是电压的高低电流的大小速度的快慢声音的强弱等等而模数转换器adc可将它们变换为数字量通过8255a送回到微机系统中这种闭环式的调节系统在实践中应用非常广泛
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
MOV DX,PORTCON
8255A
K1 MOV DX,PORTA ;读入A口内容 PA0 IN AL,DX K2 … K8 MOV … DX,PORTB ;送B口输出 PA7 PB0 OUT DX,AL …… …
PB7
பைடு நூலகம் 例题2: 方式0的查询传送
利用8255的A口方式0与打印机相连, 将内存缓冲区BUFF中的字符打印输 出。打印机接口在STB有效时,接 收数据;而在BUSY有效时,表示打 印机忙,不能接收数据。
说明:
8255A的四个端口地址从小到大分别对
应A口、B口、C口和控制口。 (3)电源线和地线 8255A的电源引脚为VCC和GND。VCC为电源 线,一般取+5V 。GND为电源地线。
8.3.3 8255A的编程
8255A编程
所谓8255A编程,就是用户在使用
8255A前,用户可用软件来定义端口的工
中断请求信号INTR
8.1 并行通信及接口基本概念
实现计算机与外部设备进行并行通信的电路称为并 行接口(电路)。并行通信方式是指同时使用多条数
据线传输多位二进制数据,每一数据位数据独自占用
一根数据线。 在计算机系统中,并行通信一次可以传输8位或16 位或32位数据。并行通信的特点是传输速度快,但不 适合远距离传送。 可编程并行I/O接口电路。
(1)与外设连接的管脚
8255A有三个数据端口,每个端口是8位的,
由此可推算与外设相连接的管脚共有24位。其
中A口有PA7—PA0八个I/O引脚,B口有PB7—PB0
八个I/O引脚,C口有PC7—PC0八个I/O引脚。特
别地对于PC7—PC0,其中可有若干根复用线可 用于“联络”信号或状态信号,其具体定义与
8255A方式0的应用举例
例题1: 设计一个电路:用8255A做并行口,读入8 MOV AL,10010000B 个开关的状态并通过发光二极管显示出来。(当拨
动开关时,相应的发光二极管会变化。设8255地址 OUT DX,AL ;A组、B组方式0,A 为:PORTA、PROTB、PORTC、PORTCON。 口输入,B口输出
CP
8.3 可编程并行接口芯片8255A
8255A的功能 8255A是一种通用的可编程并行I/O接 口芯片,广泛用于几乎所有系列的微型机系统 中 , 如8086 、 MCS51、 Z80 CPU系 统 等 。 8255A具有3个带锁存或缓冲的数据端口,可 与外设并行进行数据交换。用户可用程序来选 择多种操作方式,通用性强。使用灵活,可为 CPU与外设之间提供并行输入/输出通道。
方式1或方式2时,PC的部分引线被分配做为专用
联络信号线。PC口有按位复位/置位功能。
可编程并行接口8255内部构成: 1.数据端口A,B,C 2.A组控制和B组控制
A组控制数据端口A和端口C的高4位;
B组控制数据端口B和端口C的低4位;
3.读/写控制逻辑和数据总线缓冲器
8.3.2 8255A的引脚分配
图8.12
PC3
A口的中断请求信号。当 其有效时,8255A的A口向 CPU申请中断,要求CPU从 A口取数
PA口作为输入口时,端口C规定有三条引脚线配合A口的方式1 输入。PC4作为STBA,PC5作为IBFA,PC3作为INTRA 其中:STBA:是选通输入,是外设送给8255A接口的;当STBA= 0时,8255A接收外设送来的一个8位数据,并存入相应的输入数 据寄存器中。 IBFA :输入缓冲器满,该信号是8255A发出的,作为STBA的应 答信号。 STBA 和IBF的关系:STBA 有效后,IBF变为高电平。(IBF由 STBA置位,RD复位)。 INTRA: 是8255A送往CPU的中断请求信号,当STBA和IBF均为 高电平时而且8255A的INTE=1 ,INTR变为有效高电平。 (即当选通信号结束时,表示已将一个外设数据存入输入数据寄存 器中,同时8255A允许中断,8255A向CPU发出中断请求信号。) INTE:中断允许信号,用于控制INTR是否能发出。对INTE的 设置通过对端口C的置位或复位指令实现(INTEA、INTEB对应 于PC4,PC2。)
WAIT:IN AL,PORTC ;读打印机状态,若“忙” TEST AL,80H 则等待 JNZ WAIT MOV AL,BUFF ;数据输出到A口 OUT PORTA, AL MOV AL, 00H ;产生选通信号,打印机接 OUT PORTCN,AL 收数据,开始打印。 MOV AL,01H OUT PORTCN ,AL CODE ENDS END START
Z
8.2.2 简单并行输出口74LS273
(1).1脚是复位CLR,低电平有效,当是低 CLR 电平时,输出脚2(Q0)、5(Q1)、6(Q2)、 真值表: 9(Q3)、12(Q4)、15(Q5)、16(Q6)、 19(Q7)全部输出0,即全部复位; CLR (2).当1脚为高电平时,11(CLK)脚是锁存 控制端,并且是上升沿触发锁存,当11脚 有一个上升沿,立即锁存输入脚3、4、7、 8、13、14、17、18的电平状态,并且 立即呈现在在输出脚2(Q0)、5(Q1)、 6(Q2)、9(Q3)、12(Q4)、15(Q5)、 16(Q6)、19(Q7)上.
可编程并行口8255A工作方式 方式1(选通输入/输出方式)特点:
当8255A的端口A或端口B工作在方式1,分 别指派3位固定地C作为数据传送的联络信号和中 断请求信号。
输入时的联络信号为: 输入选通STB#,输入缓冲器满IBF 中断请求信号INTR 输出时的联络信号为:
外设应答ACK#,输出缓冲器满OBF#
2.并行接口输出过程
(1)CPU以查询或中断方式,执行输出指令 输出数据到接口的数据输出寄存器; (2)接口接收数据后,使状态寄存器中的 “ 输 出 缓 冲 器 空 ” =0 ; 并 向 外 设 发 出 “输出准备好”信号,通知外设读取数 据; (3)外设取走数据后,向接口发回“输出回 答”信号,同时置“输出缓冲器空”=1, 通知CPU输出新的数据。
例: 将PC4按位置位: MOV AL,00001001B OUT 63H,AL
8.3.4 8255A的工作方式
8255A的三种工作方式 方式0——基本输入输出; 方式1——选通输入输出; 方式2——双向选通输入输出。 由方式选择控制字来选定各端口的工作方式。
1.方式0——基本输入输出
特点(1)2个8位端口A和B,2个4位端口:C口高4位和C 口低4位。 (2)任何一个可以做输入/输出,它们之间没有规定 的关系。所以各个端口的输入/输出有16种组合。 (3)方式0不用联络信号,不能工作在中断方式下。
方式0小结
在无条件传送或查询方式时,常使用方式0。
若工作在无条件传送方式下,可以对8255A
的三个8位并行数据口直接进行读写操作。 若工作在查询式传送方式下,可以用端口C 的某些数位作为状态信号的输入和控制信号 的输出。这只需将端口C的低4位和高4位分
别定义为输入和输出即可。
2、方式1——选通输入输出; 芯片规定了PC口的6位分别用作PA口和PB口的联络信 方式1特性: 号和中断请求信号。 A口的选通信号,当其有效 方式1输入: 1. 当8255A的端口A或端口B有一个工作在方 时,外设把数据打入A口的输
设8255的端口地址为:80H、82H、 84H、86H。
例2的工作过程 当主机要往打印机输出字符时,先查询 打印机忙信号。 如果打印机正在处理字符,则忙信号为1, 反之,则忙信号为0。 当查询到忙信号为0时,则可通过8255A 往打印机输出一个字符。此时,要将选 通信号STB#置成低电平,然后再使 STB#为高电平,这相当于在STB端输 出一个负脉冲(初始状态,是高电平) 。
作方式,选择所需要的功能。
(1)方式控制字 (2)C口按位置“1”/清“0”控制字
(1)方式控制字
8255A内部的3个端口分为A、B两组,因
此方式控制字也就相应地分成两个部分,分
别控制A组和B组,其格式如下:
(2)C口按位置“1”/清“0”控制字
置“1”又称为置位操作,而清“0”称为复位操作。
说明:方式控制字和C口按位置位/复位控制字均写
入8255内部的控制端口,为了相互区分,在最高位
设置了“标志位”。
例: 某系统要求使用8255的A口工作于方式1作 输入,B口工作于方式0作输出,C口上半部输 入,下半部输出。8255端口地址为60H-63H。
控制字为:10111000B=0B8H
初始化程序为: MOV AL,0B8H OUT 63H,AL
入缓冲器 中断允许 式1,则端口C有3位固定地作为数据传送的控 信号。
制联络信号。
A口的输入缓冲器“满” 2. 由于工作在方式1时,端口C的某些数位自 信号,当其有效时表示A 口的输入缓冲器已暂存一 动地转为数据传送的选通和应答信号,故称该 个有效数据。
方式为选通的输入/输出(或有应答的输入/输 出)方式。
一个重要概念: 联络:CPU通过接口向外设输出一个控 制信号;外设通过接口向CPU输入一个 “状态”信号,这“一入一出”的一 对信号用来协调CPU与外设处理信息的
同步问题。这一对信号就是“联络”
信号。
1. 并行接口的输入过程 (1)外设将数据传输给接口,同时给出“输入 准备好”信号送接口; (2)接口将数据接收到输入缓冲器,置“输入 回答”有效送外设(阻止外设输入下一个数 据),同时使状态寄存器中“输入缓冲器 满”=1。 (3)CPU查询接口状态位或响应中断,执行输 入指令读取数据。数据读取后,清除“输入 缓冲器满”=0,置“输入回答”无效送外设, 通知外设可以输入新的数据。
EQU
EQU EQU EQU SEGMENT
80H
82H 84H 86H
ASSUME
START:MOV OUT MOV OUT