可调数字电子钟设计

综合案例项目1 可调数字电子钟设计

一、设计目的

1.掌握六十进制，二十四进制计数器的设计方法。

2.掌握用元件例化语句实现多位计数器相连的设计方法。

3.掌握多位共阳数码管动态扫描显示驱动及编码。

4.掌握CPLD技术的层次化设计方法。

5.学习VHDL基本单元电路的综合设计应用

二、设计要求

1.设计功能要求：

图1（Clock.gdf）

如图所示，具有：

1）具有时、分、秒计数显示功能，以二十四小时循环计时。

2）具有清零，使能，调节小时，分钟的功能。

2.设计内容

(1) 根据电路特点，用层次设计概念。将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。可以多人分别编程和调试，然后再将各模块联机联试。以培养同事之间的合作精神，同时加深层次化的设计概念。

(2) 了解软件的元件管理深层含义，以及模块元件之间的连续概念。

3.设计步骤

(1) 根据系统设计要求，采用自顶向下设计方法，由秒计数模块、分计数模块、时计数模块、动态扫描显示模块和7段译码模块五部分组成。画出系统的原理框图，说明系统中各主要组成部分的功能。

(2) 选用QuartusⅡ软件编写各个模块的VHDL源程序。

(3) 根据选用的软件编好用于系统的仿真测试文件。

(4) 根据选用的软件及选用的硬件芯片编好用于硬件验证的管脚锁定文件。

(5) 记录系统仿真、硬件测试结果。

(6)记录实验过程中出现的问题及解决办法。

三．硬件要求：

1.主芯片Altera Cyclone II EP2C35F672C6N。

2.6位8段共阳数码管动态扫描显示。

3.四个按键开关（清零、使能、调小时、调分钟）。

4.组合时钟源模版。

5.电源模版。

四．相关知识点：

1．静态和动态显示原理：

点亮LED显示器有静态和动态两种方法。所谓静态显示，就是显示某一字符时，相应的发光二极管恒定得导通或截止，这种方法，每一显示位都需要一个8位的输出口控制，占用的硬件较多，一般仅用于显示位数较少的场合。而动态就是一位一位地轮流点亮各位显示器，对每一位显示器而言，每隔一段时间点亮一次，利用人的视觉留感达到显示的目的。显示器的亮度跟导通的电流有关，也和点亮的时间与间隔的比例有关。动态显示器因其硬件成本较低，而得到广泛的应用。

为了显示字符和数字，要为LED显示器提供显示段码（或称字形代码），组成一个“8”字形的7段，再加上一个小数点位，共计8段，因此提供LED显示器的显示段码为1个字节。各段码的对应关系如下：

用LED显示器显示十六进制数和空白及P的显示段码，如表4.1所示。从LED显示器的显示原理可知，为了显示字母数字，必须最终转换成相应段选码。这种转换可以通过硬件译码器或软件进行译码。

表1 十六进制数及空白与P的显示段码

2.电子钟设计原理：

在同一CPLD芯片上集成如下电路模块：

(1)时钟计数：

秒……60进制BCD码计数。

分……60进制BCD码计数。

时……24进制BCD码计数。

同时整个计数器有清零、使能、调时、调分功能。

(2)6位8段共阳极数码管动态扫描显示时、分、秒：

按提供的8421BCD码，经译码电路后成为8段数码管的字形显示驱动信号a,b,c,d,e,f,g。扫描电路通过可调时钟输出片选驱动信号，片选地址为SEL[5..0]。由SEL[5..0]和LED[6..0](a,b,c,d,e,f,g)、DP决定了8位中的那一位显示和显示什么字形。SEL[5..0]变化的快慢决定了扫描频率的快慢。

3.元件例化语句

元件例化就是将事先设计好的实体定义为一个元件，然后用专门的语句定义一种连接关系，将此元件与当前设计实体中指定的端口相连接，从而为当前设计实体引入一个新的设计层次。这时，当前的设计实体相当于一个较大的电路系统，所定义的例化元件相当于这个系统中的一个芯片。元件例化是实现自上而下层次设计的一种重要途径。

元件例化语句由两部分组成，前一部分将事先设计好的实体定义为一个元件，第二部分则是定义此元件与当前设计实体的连接关系：

格式：

PORT MAP是端口映射语句，用来说明例化元件与当前实体端口的连接关系。表示这种连接关系有两种方式，一种是名字关联方式，一种是位置关联方式，这两种方式也可以混合使用。

在名字关联方式下，例化元件的端口名和当前实体的端口名之间用关联符“=>”连接，如上例中元件U2采用的方式，这时，端口名在PORT MAP中的位置是任意的。

在位置关联方式下，例化元件的端口名和关联符都可以省去，只要列出当前系统中的端口名就可以了，但端口名的排列必须与例化元件端口定义中的端口名一一对应。

五参考答案：

1.原理图如图所示(模块化设计)

模块说明：各模块都是VHDL语言编写。

秒计数及时钟控制模块。SECOND.VHD

分计数及时钟控制模块。MINUTE.VHD

时计数及时钟控制模块。HOUR.VHD

动态扫描显示模块。DTSCAN.VHD

7段译码模块:DELED.VHD

2.参考VHDL源程序

(1) 秒计数及时钟控制模块的VHDL源程序(second.vhd)

仿真: 略

(2) 分计数及时钟控制模块的VHDL源程序(minute.vhd)

仿真: 略

(3) 时计数及时钟控制模块的VHDL源程序(hour.vhd)

仿真: 略

(4) 动态扫描显示模块的VHDL源程序(dtscan.vhd)

仿真: 略

(5) 7段译码显示模块的VHDL源程序(deled.vhd)