计算机组成原理课程设计实验指导书

灯显示 10010100 4）1K0 5) 1K6
；74LS273(IR)清零结束 ；Lod IR 端置高电平，总线上的加法指令打入 74LS273(IR)输出端。微地址灯显
示 010 0110 0000,A9-A6 显示指令高四位。
6）0K6
；K6 复位
7）1K7
；Switch→Bus 置高电平，关三态门 74LS244。BUS 灯显示 1111 1111
图 1-5 防抖动电路
其工作过程是先把触点开关信号送触发器，再用触发器翻转信号触发单稳电路。在图 1-5 中，C 点信号 不能用作启动，因脉冲波宽太宽(手动作至少要 m s 级)，单指令、单微指执行完成后，C 点仍在低电平，即 仍为启动状态；停不了机。增加一个单稳电路，起定时作用，控制启动脉冲波宽在机器最高运行速度时的 一条微指令内：
2
图 1-3 分频计数器逻辑原理图
（2）保证每次到最后一个脉冲结束时停机 为保证到早后一个脉冲结束时停机，可利用最后一个时序脉冲 m4 作为停机定序信号；并且，为实现单 次或连续工作，需设计如图 1-4 所示的停机电路。
图 1-4 单次或连续工作停机电路
5、防抖动电路 在机器调试或运行过程中，有时要求单指或单微操作，也就是每按一次键，它只发出一个启动脉冲。 但事实上，由于开关触点的抖动，会有一串脉冲被接连发出，从而使机器在执行完毕单指或单微指操作停 机后，又重新被启动，无法使机器真正在单指或单微指条件下工作，这就需要加上防抖动电路，其电路如 图 1-5 所示。它是用双稳态触发器加上单稳电路隔离组成的。
计算机组成原理课程设计 实验指导书
河北工业大学计算机科学与软件学院 计算机组成原理课程组
实验一 启停、时序电路实验…………………………………………………………1 实验二 运算器数据通路实验………………………………………………………6 实验三 总线、半导体静态存储器实验……………………………………………12 实验四 整机设计……………………………………………………………………18
（3）置数据 1
1）DATA1D7~D0 ；置数据 1：00010010
2）0 K7
9
A3
A3
CR ((SSAA)) CR (SB)
S0
IR4
S1
IR5
S2
IR6
S3
IR7
ALU 1G(L)
K5
1G(R)
K4
Cn
IR2
M
IR3
CKC(KS(ASA) )
A1
CKC(KSS(BB) )
A2
CK CK
A1 A2
A3
CR
CLK
A3
CR
Cn
IR2
M
IR3
K0
0→upc
S3
IR7 CU
S2
IR6
实验一 启停、时序电路实验 一、实验目的
1、加深理解启停电路的作用是对脉冲信号进行有效的控制，以保证计算机可靠地启动和停机。 2、按对启停电路的要求设计实现电路，并通过分频，组合所需的时标信号。
二、实验原理
1、启停电路的要求
计算机是靠非常严格的节拍电平和节拍脉冲，按时间的先后次序一步一步地控制各部件工作的，所以， 机器启停的标志是有无节拍脉冲，而控制节拍脉冲按一定的时序发生和停止，不能简单地用电源开关来实 现。
5
实验二 运算器数据通路实验
一、实验目的
1、熟悉 74LS181 函数功能发生器，提高应用器件在系统中应用的能力。 2、熟悉运算器的数据传送通路。 3、完成几种算术逻辑运算操作，加深对运算器工作原理的理解。
二、实验原理
1、四位函数功能发生器（ALU）74LS181 的功能 74LS181 通过“控制参数”S3～S0 和“模式控制”M，可对两个输入操作数完成 32 种算术逻辑运算， 并可以工作于正逻辑输入输出或负逻辑输入输出方式(本实验为正逻辑方式)。控制端 M＝0 时，属算术运 算；M=1 时，属逻辑运算。进位采用反码形式输入输出，电路亦可进行数的比较运算。其操作功能可查阅 附录。 2、运算器数据通路实验方案 运算器是计算机对数据进行运算的重要部件，它的核心是 AlU 函数功能发生器，其次还要有存放操作 数和运算中间结果的寄存器、移位门、传送数据的总线等部件，在不同的控制信号下，运算器完成不同的 运算功能。运算器（ALU）数据通路如图 2-1 示。 在图 2-1，SA、SB 为存放两个现行操作数的缓冲寄存器。其中 SA 兼作存放中间结果的累加器，它的 输出接 LED 灯用于显示。它们仅接收来自总线的数据信息，送入 ALU 进行算逻运算。ALU 输出经移位门， 将运算结果送入总线。移位门挂总线是发送源，需用三态门作隔离器。可采用 74LS244 兼作移位门和隔离 器。
表 2-1 运算器的 8 种指令功能表
指令 加 减 加1 减1 逻辑与 取反 右移 左移
助记符 ADD SUB INR DCR ANA CMA SHR SHL
代码 1001 0110 0000 1111 1011 0101 1010 1100
功能 (Sa)+(Sb)→Sa (Sa)-(Sb)→Sa (Sa)+1→Sa (Sa)-1→Sa (Sa)∧(Sb)→Sa (Sb)→Sa (Sb)R→Sa (Sa)L→Sa
要实现移位功能需在 ALU 和 BUS 之间接入一排移位控制门。右移时，其末位进入 C(进位位)，首位补 0。移位数据通路如图 2-2 示。
左移指令利用 ALU“A+A”指令模式来完成，这个左移 8 位三态门可以省去。 3、运算器数据通路电路图 通过以上分析，整个数据通路在 ALU 与 BUS 之间除原有直送隔离门外，还需要添加一个右移控制门。 在总线上挂上开关、程序计数器和输出显示。 在计算机运算过程中，经常要根据运算结果和进位输出来决定程序的流程，可从 ALU 的 A=B 和 C n+4 端输出判断信息，分别打入进位位 C 和结果 Z 触发器。 实验中，为减少开关占用量，可在总线上挂一个指令寄存器，存放 ALU 的控制信息 S3～S0，M、Cn。 运算器数据通路如图 2-2 所示。运算器实验电路原理如图 2-3 所示。
总线悬空。此时总线 BUS 灯为：1111 1111。
（1）打开板子上的电源开关
（2）置运算指令
1）100101 D7~D2 ；用 D7-D0 置加法指令
2）0K0
；0→µpc，74LS273(IR)清零
3）0K7
；Switch→Bus 置低电平，打开三态门 74LS244（1），加法指令进入总线，BUS
2、完成元件选择，依据详细实验电路逻辑图，进行连线组装成电路。 3、在电路上进行表 2-1 八种指令的操作(操作数、指令码由数据开关输入)，观察运算器数据通路上 显示灯的运行结果。
四、实验设备与器材
1、计算机组成原理实验系统 1 台 实验使用的部件：
●运算器（ALU）模块 ●控制器模块（CU）中的 74LS273(IR)，74LS244 ●数据输入开关 D7-D0 ●控制开关 K7-K0(用其中的 5 个) ●A3-A0 按键。 2、5V 稳压电源一个 3、插接导线 15 根
图 1-1 简单的启停电路
1
图 1-2 维持阻塞电路
3、启/停电路的工作过程 （1）停机状态，触发器 Q 非为 0 时，Y3 为 1，由 Y1,Y2 组成的 R-S 触发器 Y1=1，Y2 输出为 0。 （2）启动过程：当 M'为 1 时，启动 Q 非为 1，Y3 仍为 1.被阻塞。此时没有脉冲输出，即 M 无输出。 当 M’为 0 时，启动 Q 非为为 1，Y3 为 0，Y4，Y5 的触发器打开，Y5 输出为 1，Y6 输出为 0.脉冲开始输出。 （3）停机：置停机键置 Q 非为 0，Y3 为 1，对 Y4、Y5 组成的触发器没有影响，当 M’变为低电平的时 候，在 Y4、Y5 组成的 RS 触发器中，Y5 的输出为 1，Y4 输出为 0，这样就关闭了 Y5、Y6,停止输出脉冲。 4、节拍脉冲电路装置的设计 （1）保证每次从规定的第一个脉冲开始启动 为保证每次从规定的第一个脉冲开始起动，我们对工作脉冲分频后，再组合成规定的时标信号。因此， 只要在停机时或启动时将分频计数器清零就行了，使分频计数器启动后总是从 0-F 循环输出。 在 M 输出脉冲信号稳定且完整时，我们将其接入分频电路当中，我们在模型机上采用 74LS393 分频计 数器充当节拍发生器 ，其逻辑图如图 1-3 所示，四个输出端我们标记为 Q1-Q4,其从 0000 状态一直变化到 1111，我们采用分频时，为了保证每次从第一个脉冲开始启动，我们只需在停机的时候将分频计数器进行 清零就可以了。这样保证 74LS393 总是从 0-15 循环的进行输出。
74LS123 单稳电路输出脉冲宽度由 RC 来调节，其数值和接线方法见图 1-6。
3
图 1-6 定时元件连接法
三、实验内容
1、设计启停电路，要求能实现手动停机和单周期自动停机。 2、节拍脉冲 m 经计数器分频后，用组合逻辑方法设计如图 1-7 所示波形的时序脉冲的电路。 3、画出时序电路的分频脉冲波形图，写出各工作脉冲的逻辑表达式；画出启停电路和时序电路的逻辑 图，元件排列图并组装成电路；显示 m1-m4。 对分频计数器产生的分频信号 Q1～Q3 进行逻辑组合，产生成一条微指令的工作时序脉冲信号 m01，m02， m1-m4,如图 1-7 所示。图中的时间顺序说明了一条微指令的执行过程； 4、m01，m02 从控制存储器取出一条并行微指令送入三个微指令寄存器 uIR74LS273，发出执行这条微 指令的 23 个微命令。 发出执行这条微指令的 m1、m2、m3、m4 脉冲。m1～m4 的时序和作用如图 1-7 所示。节拍脉冲形成电路见 图 1-8 所示。
五、实验步骤
1、插接 5V 电源输出插头到实验系统的插座，（这时，板子上电源开关应在关位置）。 2、插接 5V 电源到 220V 交流电源插座。 3、实验接线 图 2-4 为运算器数据通路连线图。在图中可以看出实验所使用的各个模块、开关、按键等接线孔。共 需接线 15 根，所需接线孔 30 个。除了根据图 2-4 接线以外，还可以根据图 2-3 进行接线,两个图可以相 互参考。
图 1-7 时序脉冲波形
4
图 1-8 节拍脉冲形成电路
四、实验要求
做好“实验预习”，并按“实验报告规范”做好实验报告。实验时，记录实验实测波形、启停情况、出 现现象的分析，总结实验体会，提出改进意见和问题。
五、实验仪器和器件
仪器：计算机实验台和+5V 直流稳压电源各一台。
六、首次实验须知
1、经指导老师检查后，上电进行实验操作； 2、实验由指导老师验收通过后，整理仪器、工具、元器件、导线，办理归还手续。
6
图 2-1 运算器（ALU）数据通路 图 2-2 移位数据通路 7
图 2-3 运算器（ALU）实验电路原理
图 2-3 中，可以看出插接孔为 21 个，其它插接孔还有 K 开关 5 个，A 按键 4 个，共 30 个插接孔，供 需接线 30 根。
8
三、实验内容
1、按图 2.2 运算器数据通路图设计一个能完成表 2-1 所列出的八种补码运算指令的运算器。
为了使机器可靠地工作，要求启停电路在机器启动或停机时，保证每次从规定的第一个脉冲开始启动， 到最后一个脉冲结束才停机，并且必须保证第一个和最后—个脉冲的波形完整。
2、启停电路的实现
启停时，保证脉冲的波形完整。 原有简单的启停电路只用了一个 RS 触发器来控制主脉冲的输出，因为 Q 非端随时都可能为“1”，假如 它出现或者消失的时候如图 1-1 所示，正好位于主脉冲的高点位期间，那么第一个脉冲和最后一个脉冲都 不完整。这样会影响时序的正确输出，也会间接导致时序信号的不稳定。所以我们必须对此电路进行修改， 以保证所有的脉冲信号是完整的。我们利用维持阻塞原理在改进后的电路中增加了几组与非门，这样就可 以保证时序信号启动或者停止时，所发出所有脉冲信号是完整的，如图 1-2 所示。
S1
IR5
S0
IR4
K6
LodIR
K7
Switch→BUS
AUX
K7
K6
K5
K开关
K4
K0
BUS
4、加法实验步骤举例
图2-4运算器数据通路连线图
Hale Waihona Puke Baidu
以两个数的加法为例，实现(SA)+(SB)→(SA)。因为是单总线结构，同一时间只能有一种信息进入总
线，所以首先用 K7、K5、K4 把三个传输门 74LS244 的控制端置“1”，即所有传输门的输出为不定态，使