DSP中的流水线与并行处理

3、并行处理

这个系统是一个单输入单输出( SISO )系统

SISO系统必须转换为多输入多输出（MIMO）系统
块处理系统
3、并行处理

3级并行FIR滤波器的框图架构如下图
3、并行处理

3级并行FIR滤波器细节如下图
3、并行处理
由于MIMO的结构，在任意一条信号通路处 插入一个锁存器会产生一个有效延时，等于L 个对应于采样率的时钟周期。每个延时元件 称为一个块延时。 例如，把信号x(3k) 延迟一个时钟周期将导致 信号x(3k-3) 而非x(3k-1)，因为x(3k-1)已经是 另一条输入线的输入。

4、流水线并行处理的功耗减低

C M O S电路传播延时的公式

C M O S电路功耗的公式 P = CtotalV02f
4、流水线并行处理的功耗减低


其中Cc h a r g e 表示在单个时钟周期里充放电的电 容，即沿着关键路径的电容， Vo 是电源电压，Vt 是阈值电压。参数k 是工艺参数、W/L 和Co x 的函 数。 其中Ct o t a l 代表电路中的总电容，Vo 是电源电 压，f 是电路的时钟频率。注意，这只是建立在简 单近似的基础上的，因此只适用于一级近似的分 析。
2
2、FIR数字滤波器的流水线

流水线实现是通过引入两个附加锁存器而得到：
垂直虚线代表一个前馈割集
2、FIR数字滤波器的流水线

关键路径现在由TM + 2TA 减小为 TM + TA 在这种安排下，当左边的加法器启动当前迭代计算的 同时，右边的加法器正在完成前次迭代结果的计算。 在这个系统中，任一时刻两个连贯的输出以交替方式 被计算出来。

转置滤波器的S F G见图6，其等效框图见图7。
图6 FIR滤波器的转置SFG表示


图7 FIR滤波器的数据广播结构
图8 FIR滤波器的细粒度流水线
3、并行处理

关系：并行处理与流水线技术互为对偶，若 一个计算能够排成流水线，它也能并行地处 理。两种技术都发掘了计算中可供利用的并 发性，只是方式不同。 当一组互不相关的计算能够在一个流水线系 统中按交替方式计算时，则它们也能够利用 复制的硬件按并行处理的模式计算。

3、并行处理

注意：块处理(或并行处理)系统的关键路径保持不 变，而且时钟周期必须满足

但是，由于3个样点是在一个时钟周期内而不是三 个时钟周期内处理的，因此迭代周期要由下式确定
3、并行处理

重要的是要理解在并行系统中Tc l k ≠ Tsample，而 在流水线系统中Tc l k = Tsa m p l e。

1、概述

利用流水线减小关键路径 沿着数据通路引入流水线锁存器的方法来减小有效 关键路径 。 利用并行处理提高采样率 并行处理提高采样率是采用复制硬件的方法，以 使——几个输入能够并行地处理，而几个输出能够 在同一时间产生出来。

1、概述
2、FIR数字滤波器的流水线

考虑前面所举例子：2阶F I R滤波器
4.1、流水线的功耗减低

流水线结构可以用来降低F I R滤波器的功耗 。 Pseq = CtotalV02f 一个M 级流水线系统，关键路径缩短为原始路径 长度的1 /M，一个时钟周期内充放电电容减小为 Cc h a r ge /M。如果时钟速度保持不变，即f 不 变，原来对电容Cc h a r g e 充放电的同样时间 内，现在只要对Cc h a r ge /M 进行充放电。 这意味着，电源电压可以降低到βV0，其中β是 一个小于1的常数。这样，流水线滤波器的功耗 将为 Ppip = Ctotalβ2V02f = β2 Pseq
3、并行处理

块尺寸为4的完全并行处理系统
3、并行处理

串-并转换器
3、并行处理

并-串转换器
3、并行处理

问题：为什么要使用并行处理？ （并行处理采用复制硬件的方式提高采样 率）
4、流水线并行处理的功耗减低

利用流水线和并行处理有两个主要的优点： • 高速度 • 低功耗 由前面章节已经看出流水线与并行处理能够增加采 样速度。现在考虑在采样速度不需要增加的情况下 如何利用这些技术来降低功耗
DSP硬件设计中 的 流水线与并 行处理
1、概述

流水线变换：可导致了关键路径的缩短，从而可以 提高时钟速度或采样速度，或者可以在同样速度下 降低功耗

在并行处理中，多个输入在一个时钟周期内并行地 处理，并形成多个输出，可使有效采样速度提高到 与并行级数相当的倍数，同样也可以降低功耗。
1、概述



2、FIR数字滤波器的流水线

下图是流水线F I R滤波器事件调度情况
2、FIR数字滤波器的流水线



在一个M 级流水线中，从输入到输出的任一路 径上的延时元件数目是(M-1)，它要大于在原始 时序电路中同一路径上的延时元件数。 虽然流水线减小了关键路径，但是它付出了增 加迟滞(latency)的代价。 迟滞实质上是流水线系统第一个输出数据的 时间与原来时序系统第一个输出数据时间相比 的滞后。 流水线的两个主要缺点：增加了锁存器数目和 增加了系统的迟滞。 数据广播结构 和 细粒度流水线。

Hale Waihona Puke Baidu结


4.1、流水线的功耗减低

功耗降低因子β可以通过考察原始滤波器和流水线滤波器 传播延时之间的关系来确定。原滤波器的传播延时是

流水线滤波器的传播延时，只要将Cc h a r ge /M和βV0， 代入上式，由于两者的是中周期相同，所以可以得到一个 方程 M(βV0 – Vt)2 = (βV0 – Vt)2
举例：考虑如下2阶 F I R 数字滤波器
2
1、概述

“采样周期”(Ts a m p l e)由下式给出

因而，采样频率(fs a m p l e) (也称为吞吐速率或迭代速率) 由下式给出
TM 是乘法时间，TA 是加法时间
1、概述

注意：由上述例子可见，采样率不能太小（必须满 足上述公式），如果某些实时应用要求较快的输入 速率（采样率）时，这个结构就不能用了！！ 解决方法：利用流水线或者并行处理来减小关键路 径
4.2、并行处理的功耗减低
和流水线一样，并行处理也可以通过降低 电源电压来降低功耗。 在一个L 路并行系统中，充电电容通常不 变，而总电容增大L 倍。为了保持同样的 采样速率， L 级并行电路的时钟周期必须 增加到L Ts e q，其中Ts e q 是由公式决定 的时序电路的传播延时。这意味着Cc h a r g e的充电时间是L Ts e q 而不是Ts e q。换句 话说，同样的电容有了更长的充电时间。 这就意味着电源电压可以降低到V0。