数字电子技术触发器.
合集下载
数电实验：触发器及其应用
数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。
2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3、 熟悉触发器的实际应用。
二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。
三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。
和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1时水泵开启。
设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。
数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
数字电子技术-JK触发器-
在实际中应用很广。
图3-18 边沿JK触发器的逻辑符号
（a）下降沿触发 （b）上升沿触发
常见的JK触发器有主从结构的，
也有边沿型的。
3
1. 同步JK触发器的电路结构及工作原理
S
1
ҧ
0→1 2. JK触发器的功能表
S
表3-7Leabharlann RJK触发器功能表
1
置J
1
R
ത
1→0
4
3. 时序图（以CP下降沿触发的JK触发器为例）
JK触发器
第3章 抢答器（触发器Flip-Flop ）
3.3 主从RS触发器
3.4 边沿D触发器
3.5 JK触发器
任务2 抢答器的设计、安装、调试
2
3.5 JK触发器
由于RS触发器存在不定状态，因
此使用中需要约束条件。
JK触发器是在RS触发器基础上
改进而来，在使用中没有约束条件。
JK触发器是一种多功能触发器，
图3-20 JK触发器的时序图
在CP的下降沿更新状态，
次态由CP下降沿到来之前的J、K输入信号决定。
5
课堂练习
3-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图所示，
ഥ 的波形。
试画出触发器输出端Q、
6
4. T 触发器
具有保持和翻转功能。
表3-9 T触发器的功能表
图3-22 JK触发器接成T触发器
按照触发方式不同，可以把触发器分为异步直接触发、同步电平
触发、主从触发、边沿触发。
按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、
D触发器、T触发器和T′触发器。
17
3. RS触发器具有约束条件。
图3-18 边沿JK触发器的逻辑符号
（a）下降沿触发 （b）上升沿触发
常见的JK触发器有主从结构的，
也有边沿型的。
3
1. 同步JK触发器的电路结构及工作原理
S
1
ҧ
0→1 2. JK触发器的功能表
S
表3-7Leabharlann RJK触发器功能表
1
置J
1
R
ത
1→0
4
3. 时序图（以CP下降沿触发的JK触发器为例）
JK触发器
第3章 抢答器（触发器Flip-Flop ）
3.3 主从RS触发器
3.4 边沿D触发器
3.5 JK触发器
任务2 抢答器的设计、安装、调试
2
3.5 JK触发器
由于RS触发器存在不定状态，因
此使用中需要约束条件。
JK触发器是在RS触发器基础上
改进而来，在使用中没有约束条件。
JK触发器是一种多功能触发器，
图3-20 JK触发器的时序图
在CP的下降沿更新状态，
次态由CP下降沿到来之前的J、K输入信号决定。
5
课堂练习
3-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图所示，
ഥ 的波形。
试画出触发器输出端Q、
6
4. T 触发器
具有保持和翻转功能。
表3-9 T触发器的功能表
图3-22 JK触发器接成T触发器
按照触发方式不同，可以把触发器分为异步直接触发、同步电平
触发、主从触发、边沿触发。
按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、
D触发器、T触发器和T′触发器。
17
3. RS触发器具有约束条件。
数字电子技术 第四章 锁存器和触发器
4.2 锁存器
锁存器（Latch）是一种对脉冲电平敏感的存储单元 电路，可以在特定输入脉冲电平作用下改变状态。
锁存，就是把信号暂存以维持某种电平状态。锁存器最主要 作用是缓存，不仅可以解决高速的控制器与慢速的外设不同 步、驱动异常等问题，还可以解决一个I/O口既能输出也能 输入的问题。
锁存器是利用电平控制数据的输入，它包括不带使 源自控制的锁存器和带使能控制的锁存器。
0 状态
1 状态
具有0、1两种逻辑状态，一旦进入其中一种状态，就能 长期保持不变的单元电路，称为双稳态存储电路，简称 双稳态电路。
4.1 基本双稳态电路
缺点： 在接通电源后，随机进入0状态或1状态，由于没有 控制电路，所以无法在运行中改变和控制它的状态， 从而不能作为存储电路使用。 但是，该电路是各种锁存器、触发器等存储单元的 基础。
第四章 锁存器和触发器
第4章 锁存器和触发器
4.1 基本双稳态电路 4.2 锁存器 4.3 触发器
第4章 锁存器和触发器
教学基本要求
1、熟练掌握锁存器的工作特征、逻辑功能 2、熟练掌握触发器的工作特征、逻辑功能 3、熟练掌握触发器逻辑电路的分析和应用
4.1 基本双稳态电路
G1 Q
Q G2
4.1 基本双稳态电路
4.3 触发器
4.3.1 RS触发器
4.3 触发器
4.3.1 RS触发器
A
SS
Q
C
B
RR
Q
CP
4.3 触发器
4.3.1 RS触发器
A
SS
Q
C
B
RR
Q
CP
代入可得：
CP A (a) B
S R (b) Q
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
数电-触发器练习题
分析提示
主从触发方式，在时钟脉冲 CP=1期间接收输入信号，在时钟 脉冲 CP 下降沿改变状态，分两步完成状态变化。
第
7
页
数字电子技术
第 4 章 触发器
单项选择题 ( )。
7、时钟触发器产生空翻现象的原因是因为采用了 A C 主从触发方式 电位触发方式
× √
B D
边沿触发方式
×
维持阻塞触发方式 ×
×
维持阻塞D触发器 ×
分析提示
基本RS触发器 ，没有对输入信号起作用时刻进行控制的时钟 脉冲CP信号，输入信号直接控制输出状态。
第
6
页
数字电子技术
第 4 章 触发器
单项选择题 ( )。
6、使触发器的状态变化分两步完成的触发方式是 A C 主从触发方式
√ ×
B D
边沿触发方式
×
电位触发方式
维持阻塞触发方式×
填空题 触发器、
6、按逻辑功能划分，触发器可以分为 RS触发器、 触发器和 触发器四种类型。
参考答案
D
JK
THale Waihona Puke 分析提示触发器按逻辑功能分类，分为RS触发器、D触发器、JK触发 器和 T触发器。
第
23
页
数字电子技术
第 4 章 触发器
填空题
7、钟控触发器也称同步触发器，其状态的变化不仅取决于
信号的变化，还取决于 信号的作用。
；
。
参考答案
JQ n + K Q n
Qn
分析提示
JK触发器的特性方程： Q n 1 J Q n KQ n
J = K = 1时， Q n 1 J Q KQ n 1 Q 1 Q n Q
《数字电子技术》电子教案(1) 课题3触发器与脉冲波形电路
根据逻辑功能的不同，触发器可分为RS触发器、JK触发器、D 触发器、T触发器和T’触发器。
由存储数据原理不同还可分为静态触发器和动态触发器。静态触 发器依靠电路状态锁存数据;动态触发器由MOS管栅极上电容存储电 荷存放数据，这里主要介绍静态触发器。
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.1.2基本RS触发器
②有约束条件
上一页 下一页 返回
ቤተ መጻሕፍቲ ባይዱ
实训3. 1四路抢答器的设计
3.1.3时钟触发器
数字电路中要实现各部分协同工作，需要有统一的时钟脉冲来控 制动作，简称为时钟CP ( Clock Pulse )，凡是有时钟信号控制的触发 器均称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、 边沿触发器 3.1.3.1同步触发器
上一页 下一页 返回
实训3. 1四路抢答器的设计
2.同步JK触发器 1)符号及动作特点 同步JK触发器的动作特点与同步RS触发器动作特点相似，只是 没有输入约束条件，符号如图3一9所示 2)逻辑功能 同步JK触发器具有置0、置1、保持、和翻转的逻辑功能，特性 表见表3一3特性方程如下
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.同步D触发器 1)符号及动作特点
同步D触发器(也称D锁存器)的动作特点也是与同步RS触发器动 作特点相似，D端是数据输入端，符号如图3一10所示。 2)逻辑功能
同步D触发器在CP = 1时，输出端的状态随输入状态的改变而改 变，CP = 0时输出端的状态不变，特性表见表3一4特性方程如下
课题3触发器与脉冲波形电路
实训3. 1四路抢答器的设计 实训3. 2家用防盗报警器的设计
实训3. 1四路抢答器的设计
由存储数据原理不同还可分为静态触发器和动态触发器。静态触 发器依靠电路状态锁存数据;动态触发器由MOS管栅极上电容存储电 荷存放数据，这里主要介绍静态触发器。
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.1.2基本RS触发器
②有约束条件
上一页 下一页 返回
ቤተ መጻሕፍቲ ባይዱ
实训3. 1四路抢答器的设计
3.1.3时钟触发器
数字电路中要实现各部分协同工作，需要有统一的时钟脉冲来控 制动作，简称为时钟CP ( Clock Pulse )，凡是有时钟信号控制的触发 器均称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、 边沿触发器 3.1.3.1同步触发器
上一页 下一页 返回
实训3. 1四路抢答器的设计
2.同步JK触发器 1)符号及动作特点 同步JK触发器的动作特点与同步RS触发器动作特点相似，只是 没有输入约束条件，符号如图3一9所示 2)逻辑功能 同步JK触发器具有置0、置1、保持、和翻转的逻辑功能，特性 表见表3一3特性方程如下
上一页 下一页 返回
实训3. 1四路抢答器的设计
3.同步D触发器 1)符号及动作特点
同步D触发器(也称D锁存器)的动作特点也是与同步RS触发器动 作特点相似，D端是数据输入端，符号如图3一10所示。 2)逻辑功能
同步D触发器在CP = 1时，输出端的状态随输入状态的改变而改 变，CP = 0时输出端的状态不变，特性表见表3一4特性方程如下
课题3触发器与脉冲波形电路
实训3. 1四路抢答器的设计 实训3. 2家用防盗报警器的设计
实训3. 1四路抢答器的设计
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
《数字电子技术》双JK触发器及转换的T触发器功能测试
六、实验报告 1、整理实验数据并填表。 2、总结触发器特点。
4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转 。
2、T 触发器，当T=0时，触发器保持原状态；当T=1
时，触发器发生翻转。而 触发器则是指每输入一个
时钟脉冲CP，状态变化一次的电路，其功能就是令
T=1的T 触发器。用JK触发器转换为T触发器的逻辑图。
三、实验仪器及材料
五、实验内容及步骤
1.负边沿JK触发器功能测试
J、K接逻辑开关，CP接单次脉冲，按右 表进行其功能测试。观察并记录输出 结果。
2.用JK触发器构成的T触发器功能测试
T 触发器（将JK触发器的3脚和2脚并联，由1个 逻辑开关控制输入状态）是一种可控翻转触发器 。在CP的作用下，根据T端输入信号的不同，决 定触发器是否翻转。当T=0时，触发器保持原状 态；当T=1时，触发器发生翻转。而 T触 发器则 是指每输入一个时钟脉冲CP，状态变化一次的 电路，其功能就是令T=1的T 触发器。
（实验项目）双JK触发器及转换的T触发器功能测试
一、实验目的： 1、熟悉并掌握JK触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、掌握时序逻辑电路的内涵、相互转换及实验 验证 二、实验原理 1、J--K触发器：逻辑符号如图所示。图中 、 端为异步置1端、 置0端，CP为时钟脉冲端,CP脉冲下降沿触发。 J--K触发器的逻辑功能是： （1）当J=0、K=0时，触发器维持原状态， 。 （2）当J=0、K=1时，不管触发器的原状态如何， CP作用（下降沿）后，触发器总是处于“0”状态，Qn+1 =0 。 （3） 当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状 态，Qn+1 =1。
4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转 。
2、T 触发器，当T=0时，触发器保持原状态；当T=1
时，触发器发生翻转。而 触发器则是指每输入一个
时钟脉冲CP，状态变化一次的电路，其功能就是令
T=1的T 触发器。用JK触发器转换为T触发器的逻辑图。
三、实验仪器及材料
五、实验内容及步骤
1.负边沿JK触发器功能测试
J、K接逻辑开关，CP接单次脉冲，按右 表进行其功能测试。观察并记录输出 结果。
2.用JK触发器构成的T触发器功能测试
T 触发器（将JK触发器的3脚和2脚并联，由1个 逻辑开关控制输入状态）是一种可控翻转触发器 。在CP的作用下，根据T端输入信号的不同，决 定触发器是否翻转。当T=0时，触发器保持原状 态；当T=1时，触发器发生翻转。而 T触 发器则 是指每输入一个时钟脉冲CP，状态变化一次的 电路，其功能就是令T=1的T 触发器。
（实验项目）双JK触发器及转换的T触发器功能测试
一、实验目的： 1、熟悉并掌握JK触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、掌握时序逻辑电路的内涵、相互转换及实验 验证 二、实验原理 1、J--K触发器：逻辑符号如图所示。图中 、 端为异步置1端、 置0端，CP为时钟脉冲端,CP脉冲下降沿触发。 J--K触发器的逻辑功能是： （1）当J=0、K=0时，触发器维持原状态， 。 （2）当J=0、K=1时，不管触发器的原状态如何， CP作用（下降沿）后，触发器总是处于“0”状态，Qn+1 =0 。 （3） 当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状 态，Qn+1 =1。
数字电子技术-触发器(虚拟仿真)
按表的要求改变
RD
=0或
RD
和
SD
J、K及CP处于任意状态），在
=0期间任意改变J、K及CP的状态，观察以结
果有无影响？观察和记录Q和 的状态。
步骤
0
1
2
3
4
CP J
K
×
×
×
×
×
1
1
×
1
1→0
×
1
0→1
×
1
× 1→0
1
× 0→1
×
×
×
×
×
SD
RD
Qn=0
Qn=1
Qn+1 Q n 1
Qn+1 Q n 1
0
0
0
1
1
1
1
1
0
0
1
0
0
1
1
0
1
1
0
0
ത =
Q=0
ഥ =
ഥ=
ത =
Q=1
ഥ =
ഥ=
② JK触发器逻辑功能的测试
步骤
1
2
3
4
5
6
7
8
RD
1
SD
1
J
K
0
0
0
1
1
0
1
1
CP
0→1
1→0
0→1
1→0
0→1
1→0
0→1
1→0
Qn+1
Qn=0 Qn=1
0
0
0
0
0
1
1
0
1
基本RS触发器
《数字电子技术》
[例1-1] 试根据输入R、S信号波形，画出Q、 波形，设初始状态 =0，
解：根据输入信号 R、S的变化，用虚 。
单元1 基本RS触发器
1.2 与非门组成的基本RS触发器
（1）电路结构
《数字电子技术》
逻辑电路
触发器新的状态(也称为次态，用 表示)不仅与输入信号(R、S)
有关，而且还与触发器原来的状态（称为现态或初态，用 表示）有 关，所以，应当将 也作为一个变量（称为状态变量）列入真值表，
同时把含有状态变量 的真值表称为触发器的特性表。
或非门组成的 基本RS触发
器的特性表
单元1 基本RS触发器
1.1 或非门组成的基本RS触发器
单元1 基本RS触发器
《数字电子技术》
1.1 或非门组成的基本RS触发器 1.2 与非门组成的基本RS触发器
单元1 基本RS触发器
引言
《数字电子技术》
触发器：能够存储1位二值信号的基本单元电路
触发器具有两个基本特点： （1）具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或 二进制数的0和1。 （2）根据不同的输入信号可以置成1或0状态。
与非门组成的 基本RS触发
器的特性表
单元1 基本RS触发器
课堂练习
《数字电子技术》
1、画出由或非门组成的基本RS触发器输出端Q、 的电压波
形，输入端S、R的电压波形如图中所示。
单元1 基本RS触发器
《数字电子技术》
单元1 基本RS触发器
《数字电子技术》
单元1 基本RS触发器
2.速动比率
《数字电子技术》
期初速动比率=
（32 819＋17 966＋74 736＋10 066＋1 972）÷178 190＝0.77
数字电子技术基础触发器工作原理习题讲解
数字电子技术基础触发器工作原理习题讲解触发器是数字电子电路中非常重要的组成部分，它能够在特定条件下存储和传输信号。
本文将介绍数字电子技术中常见的触发器类型及其工作原理，并通过一些习题讲解来更好地理解触发器的应用。
一、RS触发器RS触发器是最简单的触发器类型之一，它由两个互补的反馈电路组成。
下面是一个常见的RS触发器电路图：（这里用文字描述电路图，如何显示电路拓扑图呢？）说明：- S和R是两个输入端，用来改变触发器的状态。
- Q和Q'是两个输出端，代表触发器当前的状态。
- 反馈回路采用NAND门实现。
当S=0、R=0时，触发器保持不变。
当S=0、R=1时，Q=0、Q'=1。
当S=1、R=0时，Q=1、Q'=0。
当S=1、R=1时，触发器处于不稳定状态，Q和Q'的状态将不确定。
习题一：如果RS触发器的初始状态为Q=0、Q'=1，输入为S=1、R=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=1、Q'=0。
习题二：如果RS触发器的初始状态为Q=0、Q'=1，输入为S=0、R=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=0、Q'=1。
二、D触发器D触发器是一种特殊的RS触发器，它只有一个输入端D，代表数据输入。
下面是一个常见的D触发器电路图：（同样用文字描述电路图）说明：- D是输入端，用来改变触发器的状态。
- Q和Q'是两个输出端，代表触发器当前的状态。
- 反馈回路采用NAND门实现。
当D=0时，触发器保持不变。
当D=1时，Q=1、Q'=0。
习题三：如果D触发器的初始状态为Q=0、Q'=1，输入为D=1，请问触发器的最终状态是什么？答案：触发器的最终状态会改变，变为Q=1、Q'=0。
习题四：如果D触发器的初始状态为Q=0、Q'=1，输入为D=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=0、Q'=1。
数字电子技术课件 触发器
被封锁
S
R
总目录 章目录 返回 上一页 下一页
当 CP= 1 时
Q
Q
.
触发器的翻转 时刻受CP 控 制（CP高电 平时翻转）， 而触发器的状 态由R，S的状 态决定。
& G1 1 SD
打开
.
& G2
RD 1
& G3 1 CP & G4
打开
S
R
总目录 章目录 返回 上一页 下一页
当 CP = 1 时
总目录 章目录 返回
2) 工作原理
1
Q
Q
CP 0 F从封锁 F从状态保持不变。 F主打开 F主状态由S'、R' 决定，接收信号 并暂存。
Q
F从 S CI R
Q
Q
S JQ R KQ
F主 S CI R 1
J CP 1 K
0
Q
01总ຫໍສະໝຸດ 录 章目录 返回上一页 下一页
1
CP 0
0
不定 不定
Q Q
总目录 章目录 返回
上一页 下一页
4.2.2. 同步 RS 触发器的电路结构与动作特点 一、电路结构与工作原理
（a） 逻辑电路
（b）逻辑符号
总目录 章目录 返回 上一页 下一页
一、电路结构与工作原理
Q 基本R-S触发器 SD，RD 用于预置触 发器的初始状态， 工作过程中应处于 高电平，对电路工作 状态无影响。 导引电路 S
触发器保持 “0”态不 变
Q1
.1
& G2 0 RD 复位端
总目录 章目录 返回 上一页 下一页
& G1 1 SD 1
0
数字电子技术电平触发的触发器
一、电路组成及工作原理
1. 电路及逻辑符号
Q
Q
Q
Q
S CP R
S C1 R
SE R 曾用符号
SE R 国标符号
2. 工作原理
当 E= 0
保持
当E=1
与基本 SR 触发器功能相同
低电平触发RS触发器逻辑符号
在时钟输入端带三角形 或小圈表示低电平触发 电路
在时钟输入端不带三角 形或小圈表示高电平触 发电路
5.3 电平触发的触发器
电平触发的SR触发器
也叫同步 SR 触发器
同步触发器：触发器的工作状态不仅受输入端 (R、S)
控制，而且还受使能信号（E） 的控制。
E：有的教材也叫CP
基本 SR 触发器：S — 置位端； R — 复位端。
பைடு நூலகம்
(不受 E控制)
同步SR触发器 S — 置位端； R — 复位端。
(受 E控制)
2. SR之间有约束
例题
• 图中电平触发的SR触发器的S、R、E端输入波形如图所 示，试画出输出端Q和 对应的波形。
电平触发 SR 触发器波形图
问题？
电平触发的 D 触发器
一、电路组成及工作原理
（E = 1期间有效）
电平触发的 D 触发器
• 电平触发的触发器的功能表
E
D
Q
0
×
不变
1
0
0
1
1
1
问题？
希望在每个触发信号的周期里输出端的状态只能改变一次
不变 1 0
锁存器功能
保持 置0 置1
二、主要特点
1. 时钟电平控制，无约束问题； 2. E = 1 时跟随。 下降沿到来时锁存
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
概
述
1、时序逻辑电路：数字电路中除组合逻辑电路外，还 包括另一类具有记忆功能的电路-----时序逻辑电路。 时序逻辑电路任意时刻的输出状态不仅与该当前的 输入信号有关，而且与此前电路的状态有关。 2、触发器：触发器是构成时序逻辑电路的基本逻辑单元 。
触发器由逻辑门加反馈电路构成，电路有两个互补的 输出端Q和 Q ,其中Q的状态称为触发器的状态。
1 0
Qi=Di
S=1
R=1
不变
5.1.1 基本RS触发器
例2 消除机械开关振动引 起的抖动现象
S接B
S 接A 悬空时间
+5V 1k
+5V R 1k
S接A振动
S悬空时间 接 B振动
S
vo vo
(a)
(b)
S
& A Q
S由B到A
S
A
S由A到B
R
B & Q
B
R
+5V
Q
5.1.1 基本RS触发器 基本RS触发器存在的问题：
S
1 0
G1 &
0 1
Q
G2
置 0端
R
&
Q
0 1
基本触发器的触发方式属电平触发。
5.1.1 基本RS触发器
4、逻辑功能
逻辑功能表
S
1 1 0 0 1
R
1 1 1 1 0
Qn
0 1 0 1 0
Q n 1
0 1 1 1 0
保持
置1 置零 不定
1
0
0 0
1
0 1
0
不定 不定
R+S=1
0 0
5.1.1 基本RS触发器
5.1 触发器的电路结构与工作原理
5.1.1 基本 RS 触发器 5.1.2 同步RS触发器
5.1.3 主从触发器 5.1.4 边沿触发器
5.1.1 基本RS触发器
1. 电路结构与逻辑符号
G1 S & Q
输入端
G2 & R Q
反馈
S
Q
输出端
R
Q
由两个与非门组成
逻辑符号
5.1.1 基本RS触发器
0
S G1 &
1
Q
0
S
G1 &
0 1
Q
G2 & R Q R
G2 & Q
1
0
1 0 1
若初态Qn = 1
若初态Qn = 0
5.1.1 基本RS触发器
2、工作原理
3) 在有效电平作用下（ S=1、R=0 ），无论初态Q n为0或1， 触发器都会转变为0态。
1
S G1 &
0 x
Q
G2 & R Q
0
1
初态Qn = x
4、逻辑功能
画工作波形的方法： 1. 根据触发器动作特征确定状态变化的时刻； 2. 根据触发器的逻辑功能确定Qn+1。 工作波形能直观地表示其输入信号与输出的时序关系。
S
1
R
0
1
0
1
1
1
0
1
1
1
1
1
0
1
0
Q Q
0 不 定 1
不变 置1 不变 置1 不变 置0
不变 不定
5.1.1 基本RS触发器
5、应用举例
R FF3 D3 &
数码 输出
Q3
例1 用基本RS触发器 和与非门构成四位二进制 数码寄存器。
S FF2
D2
R & S FF1 Q2
数码 输入
D1
R & S FF0 R Q1
D0
& LD Cr
S
Q0
置数控制 （LD）
清零输入 （Cr）
高电平有效 低电平有效
FF3
第一步：清零过程
S=1 S=1 R=0 R=1
工作原理：
置0 不变
R D3
13 & D
S FF2
Q3 0
D2
R
12 & D
S FF1
Q2 0
D1
R &
第二步：置数过程
S=Di 当S=Di=0 当S=Di=1 R=1
D0 LD
D 11
S FF0 R
Q1 0
保 持 为 0
置 数 前 先 清 零
10 & D
Cr
S
Q0 0
置1
不变
Qi=1 Qi=0
1 0
5.1.2 同步RS触发器
1、电路结构及逻辑符号
电路结构：由基本RS触发器和时钟脉冲控制门电路组成。
G4 S & Q4 G2 & Q
CP
1S CP
& & Q3 G3 G1 Q
Q
C1 1R Q
R
电路结构
逻辑符号
5.1.2 同步RS触发器
2、工作原理
G4 S
&
CP=0：状态不变
&
&
Q4
G2 Q
CP=1： 状态发生变化。 • S=0，R=0：Qn+1=Qn
• 由与非门组成的基本RS触发器可以实现记忆元件 的功能，但是当RS端从“00”变化到“11”时，触 发器的下一个状态不能确定，在使用中要加以约 束，给使用带来不便。
• 由或非门组成的基本RS触发器同样存在这一问题。 因此，要对触发器的输入加以控制。 • 实际应用的触发器是电平型或脉冲型触发器，电 路的抗干扰能力差。
5.1.1 基本RS触发器
2、工作原理
4) 当（ S=0、R=0 ）时，无论初态Q n为0或1，触发器状态 不定。 G 0 1 S &
1
Q
G2 & R Q
0
1
初态Qn = x 此状态为不定状态。为避免不定状态，对输入信号应加 S+R=1的约束条件。
5.1.1 基本RS触发器
3、触发方式 置 1端
CP
1 0
&
• S=1，R=0：Qn+1=1
& Q3 G3 & G1 Q
R
• S=0，R=1：Qn+1=0 • S=1，R=1：Qn+1= Ф
3、触发方式
触发器为时钟高电平触发方式。
5.1.2 同步RS触发器
4、 逻辑功能
1) 逻辑功能表 （CP=1）
S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1
本章重点与难点： 重点：触发器逻辑功能表示方法---特性 表、特性方程、状态转换表、状态图、 时序图。 难点：区别触发器的电路结构与逻辑功 能的概念。
5.1 触发器的电路结构与工作原理 5.2 触发器的功能
5.3 触发器的脉冲工作特性及主要参工作原 理及其触发方式。 2、熟练掌握不同功能的触发器的逻辑 功能。 3、正确理解触发器的脉冲工作特性。
2、工作原理
1) 无有效电平输入（S=R=1）时，触发器保持稳定状态不变
1
S G1 &
1
Q
1
S
G1 &
0
Q
G2 & R Q R
G2 & Q
1
0
1
1
若初态Qn = 1
若初态 Qn = 0
5.1.1 基本RS触发器
2、工作原理
2) 在有效电平作用下（S=0、R=1） ，无论初态Q n为0或1， 触发器都会转变为1态。
在没有触发信号时，触发器有两个稳定状态（0或1）； 外加触发信号后，电路可从一种稳态转换到另一种稳态。
概
3、触发器的分类
按电路结构分：
基本RS触发器 同步RS触发器 主从触发器 边沿触发器 时钟触发器
述
按逻辑特性分：
RS触发器：置0、置1、不变、不定 JK触发器：置0、置1、翻转、不变
D触发器：置0、置1 T触发器：翻转、不变
0 n Q 1
2) 特性方程
RQn S 0 1 00 01 11 10
说 明 状态不变 状态同S 状态同S