CMOS图像传感器培训 ppt课件

• ADC Range即ADC的有效输入范围 如8bit ADC Range=500mv，输入信号大于等于500mv时，转换输出码值为255.
在sensor中ADC Range不能大于pixel的最大输出电压，如pixel最大输出电 压为400mv，而ADC Range为500mv，显然输出图像最亮的部分都不能到 255，会导致图像高亮发粉。
2015/03/20
SuperPix Confidential
ppt课件
1
• 光电转换原理 • Pixel结构 • 曝光方式 • SensGain • 频率计算 • 帧率计算
Outline
• Blacklevel • Flicker • Image lag • 太阳黑子 • 尺寸和窗口 • Binning • PLDO • PAD 驱动 • 实验
ppt课件
2
单个pixel结构
PD
Mean Output (mV)
800.00
600.00
400.00
200.00
0.00
0
0.5
光电转换原理
photo response
图像传感器的作用就是把光信 号转换为电信号并且量化输出
光电转换的输出信号与光照强 度成正比，与曝光时间成正比
Note：光电转换并不是没有限制的，
• 模块电路功能控制
包括子模块电路的开关，电气性能调节等
寄存器分为两类，一类为timing控制寄存器，如pll频率控制，hb，vb，全尺 寸或binning等模式选择等等；另外一类寄存器为内部电路性能控制，如 pixel LDO使能，输出电压控制，pad驱动能力等等。
ppt课件
7
ADC
• ADC（Analog to Digital Converter），模数转换器，把模拟信号转换为二进制的数字 信号。如8bit的ADC输出数字码为0~1111 1111（255）。
当出现adc range大于pixel最大输出电压时，要么减小adc range，要么放 大pixel信号再做量化。这就是在某些项目中最小增益不是1倍的原因。
ppt课件
8
Gain
• 增益（gain）分为模拟增益和数字增益
模拟增益指在模拟电路中把pixel输出的电信号进行放大，而数字增益指的电信号完成 模数转换后，把数字信号进行放大（自动增益主要是调节模拟增益）。把信号放大的 作用主要是增加输出图像亮度，而增益越大噪声也会相对更为明显，在实际项目中都 需要根据sensor的具体情况确定最大增益和最小增益。
• 分辨率
VGA,640*480; 2M,1600*1200 5M,2592*1944
······
• Position（定义颜色位置） • 行 row & 列 column
通常长方向为行，短方向为列，在调试中一定要正确区分，因为行列噪声或行列线
! 出现问题的原因是完全不一致的！ ppt课件
4
曝光方式
其中， E _ clk * pll _ nc 3 建议在120M~300M之间 pll _ mc 1
!
调试中做降频实验时只需要修改pll_clk即可，内部其它时钟频率 会同步随着pll_clk变化而变化，不能单独修改内部其它时钟频率。
ppt课件
10
帧率计算
• Pclk，指sensor输出数据的频率，不是pll_clk。通常在给出的usb3.0参数文件名中会包 括pclk的信息，通常说的sp2508 60M参数，就是指pclk 60M。在代码deviceinfo中请注 意填写的频率是否正确。
P0:0x2f
pll_ctrl_buf
7~0
[6:2] pll_nc [1:0] pll_mc
0x10
Pll frequency divider control
00--- 1
P0:0x34
buf_pll_outdiv
1~0 01--- 2
0x01
10--- 4
11--- 8
pll _ clk E _ clk * pll _ nc 3 (2 pll _ outdiv ) pll _ mc 1
完成光电转换
• 模拟电路
把电信号转换成数字信号
• 数字电路
控制sensor工作，数字信号处理， 根据需要输出不同格式
• MIPI
把数字信号以mipi协议格式输出
• 其它辅助电路
如有的sensor带有OTP
ppt课件
6
Sensor的寄存器控制
• Timing
包括sensor内部各个模块的工作时序关系， 时钟频率，工作模式，相关配合关系等
18
增益的寄存器控制：
16
h’10->1倍
14
h’20->2倍
12
~~ h’f0->15倍
10
8
增益调节分为4档
6
1倍到2倍步长1/16
4
2倍到4倍步长1/8
2
4倍到8倍步长1/4 8倍到15.5倍步长1/2
0
ppt课件
9
频率计算
• PLL频率计算
芯片输入E_clk，通过PLL倍频获得一个很高频率的pll_clk，芯片内部时钟均由pll_clk分频获得， pll_clk的频率由通常由两个寄存器共同配置。
帧长=有效数据行+vblank行（单位：行）
VSYNC定义一帧的有效数据输出时间 HSYNC定义一行的有效数据输出时间
!
并口输出时，平台端需要pclk，VSYNC, HSYNC三个信号共同作用来采集
有效的图像数据，并且能准确判断行和帧。
ppt课件
5
Sensor架构及工作流程
• Pixel array
目前sensor多采用滚动曝光方式，即逐行曝光逐 行读出，每行复位到读出的时间间隔即曝光时 间。曝光控制寄存器中数值代表曝光多少行： 曝光时间=曝光行数*行长。注意：当曝光时间大 于1帧时，会插入vblank来获得较长的曝光时间。
为了便于调试和计算，行长通常用多少个clk表 示，如sp2508行长为1158，指的是1158个 DAC_CLK周期，用时间表示：行长 =1158*T_dac_clk。请注意不同sensor可能用不同 的clk来表示，参数给出时会注明。
当电荷累积到一定程度，效率慢慢下降， 最后不再增加，这也是sensor中pixel 有一个最大输出范围的原因。
左图为实际某
sensor 的pixel输
Gr R
出电压的测试结果
B
Gb
1Exposure1.(5lux*sec2)ppt课件2.5
3
3
Pixel结构
• FSI (Front Side Illumination) • BSI (Back Side Illumination) • Color filter • Micro-lens