逻辑分析仪时序分析

逻辑分析仪在时序分析中的应用

在数字信号设计中，信号完整性、时序都是非常重要的概念，往往因为PCB布线不合理或信号处理不当引起时序不满足要求而导致系统异常的案例比比皆是，因此正确高效的时序分析就显得尤为重要。本文将讨论如何使用逻辑分析仪的特性和功能来解决一些和时序相关的问题，从而快速、方便地找到设计问题的根源。

1.信号串扰

线与线之间有分布电容和分布电感，如图1所示。其中LL为传输线的分布电感、Lm为两传输线之间的互感；CL为传输线的分布电容、Cm为两传输线之间的分布电容。当两条线隔离得比较近时，一条线就可能由于信号完整性问题受另外一条线所干扰。

图1 信号串扰示意图

2.正确选择测量线

使用逻辑分析仪测量时，普通的测量线没有考虑信号完整性问题，在测量过程中容易受测量线之间的影响引入串扰，影响测量结果，误导用户做出错误分析。因此，为了保证测量结果的正确性，测量线的选择显得极其重要。符合信号完整性设计的测量线，要求信号线与信号线之间均有“防护线”，且线与线之间的距离都要通过精心计算，以保证测量线的阻抗连续和线间互不干扰，确保信号完整性。

3.总线时序分析

一系统中，功能时常错乱，怀疑总线受干扰，使用逻辑分析仪测量数据总线和地址总线，利用A/D插件协助分析，发现地址总线有很多突变的毛刺，逐一检查,发现多数毛刺为地址改变产生的，属正常情况，但有些就显得异常，出现在数据稳定期间将地址总线展开放大后发现地址总线A3有个4n s的毛刺，受到干扰了。经过分析，在总线附近有一个100M H z的时钟线，总线极有可能受该时钟源影响而生产串扰，从而导致系统功能错乱。

为了进一步了解毛刺的真实形状及来源，我们使用逻辑分析仪同步触发示波器的方式做进一步分析，观察他们的数字和模拟特性。将逻辑分析仪的外部触发输出连至示波器的触发输入设置逻辑分析仪为500M异步采样，地址线A3为<50n s的高电平脉宽触发。

4.低速信号时序分析

LCD在嵌入系统中应用广泛，操作时序简单，一般用微控制器的I/O口模拟。在这里我们将通过逻辑分析仪来分析时序操作存在的隐患问题。

如是用逻辑分析仪捕捉的一段时序，根据波形我们可以测量到TAS=38ns, TDDR=56ns,都符合数据手册的时序要求，但是TAH=4ns，并不符合TAH>10ns的时序要求。

注： TAS 是地址建立时间，MIN>10n s；T A H是地址保持时间，MIN>20n s；TDDR是数据延迟时间，MAX<260n s；这里的地址指R S、R/W信号。

图2 时序分析

虽然LCD能正常工作，但实际上存在时序不满足要求的隐患问题，一但工作环境发生改变，就可能出现故障。在本例中L C D控制信号的频率虽然很低，但时序参数都是纳秒级的，这就要求逻辑分析仪要有足够的采样率才能正确发现问题。

5.小结

时序问题对于许多嵌入式设计来说是相当常见的，故障排除可能是一个耗时的任务。使用正确的逻辑分析仪将简化和加快这一进程。因此选择仪器时不单要看基本的性能指标，还要了解其结构、测量探测方式等等。只有选择正确的仪器，使用正确的测量方法才能确保捕捉到正确的信号，快速地找到问题。