卷积码的编码及解码Viterbi解码

卷积码的编码及解码（Viterbi 解码）

一、实验目的

1、了解卷积码的基本原理；

2、掌握卷积码编码的电路设计方法；

2、掌握卷积码Viterbi 译码的基本方法和电路设计方法。

二、实验仪器

1、移动通信实验箱一台；

2、台式计算机一台；

三、实验原理

1.卷积码编码原理

卷积码是一个有限记忆系统，它也将信息序列切割成长度k的一个个分组，与分组码不

同的是在某一分组编码时，不仅参看本时刻的分组而且参看本时刻以前的L 个分组。我们把L＋1 称为约束长度。

2.卷积码的译码算法（硬判决Viterbi 译码）

Viterbi译码算法是一种最大似然算法，它不是在网络图上依次比较所有可能的路径，

而是接收一段，计算，比较一段，保留最有可能的路径，从而达到整个码序列是一个最大似然序列。Viterbi解码算法的基本步骤如下：

1、从某一时间单位j＝m开始，对进入每一状态的所有长为j段分支的部分路径，计算部分路径度量。对每一状态，挑选并存储一条有最大度量的部分路径及

其部分度量，称此部分路径为留选（幸存）路径。

2、j增加1，把此时刻进入每一状态的所有分支度量，和同这些分支相连的前一时刻的留选路径的度量相加，得到了此时刻进入每一状态的留选路径，加以存储并删去其他所有的路径。因此留选路径延长了一个分支。

3、若j

上面的过程可以简单的总结为“加、比、选”（也称ACS）。

四、实验步骤

1、将实验箱和计算机通过串行口连接好，为实验箱上电。

2、将与实验箱相连的电脑上的学生平台程序打开。在“实验选择”栏中选择“卷积码”实验，点击确认键。从而进入此实验界面。

3、在实验界面上点“生成数据”，让系统生成待编码的随机比特。也可在界面上直接双击所显示的bit，修改其值。

4、在界面上点击下发“原始数据”，该数据将被送入单片机（或CPLD）进行卷积编码然后经过编码的数据被送回学生平台并显示在“编码数据”栏。

5、学生可以在噪声一栏加入差错bit，然后点击“加噪声”，再点击“加噪数据”，将加入噪声的信息比特下发到单片机（或CPLD）进行Viterbi 译码。译码以后的数据被回显在解码数据一栏，同时，误码比特也被统计并显示。

五.实验记录与思考

（1）记录加入分散的随机差错的一次实验数据。

（2）记录加入一个突发差错但差错比特总数和1 相同的实验数据。

3 比较上述两组数据的纠错性能，说明原因。

答：加入随机差错时的纠错性能好一些。

随机差错：信道中各码元是否出现差错，与其前、后码元是否差错无关，每个码元独立地按一定的概率产生差错。从统计规律看，可以认为这种随机差错是由加性高斯白噪声AWGN

引起的。

突发差错：差错成片出现，一个差错片称为一个突发差错。突发差错总是以差错码元开头、以差错码元结尾，头尾之间并不是每个码元都错，而是码元差错概率大到超过了某个标准值。