运算放大器及频率补偿
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
增益是NMOS套筒 式共源共栅运放的 1/3~1/2
M5减小了输出阻抗
11
1
( gm3 gmb3 )
与Cx 乘积
NMOS为输入对管的折叠式共源共栅运放结构
与PMOS作为输入管的结构相比，NMOS作为输入管的折 叠cascode运放可以提供更高的增益，但其折叠点上的极点 更低（M3跨导低，此外，对于相同电流，M5的尺寸要更 大，电容就更大）。
声和失调较大
5、噪声与失调 确定了能被处理的最小信号电平。
电流不变，过驱动电压降低 以提高输出摆幅，跨导增加， 漏电流噪声增加。
5
6、电源抑制 电源噪声会影响运放的性能，因此全差动结构更受欢 迎。
5.2 单级运放
前面研究的全部差动放大器均称 为运放。 注意两个 电路极点 区别
镜像 极点
简单运放结构
低频小信号增益： g (r r ) mN oN oP
稳定性比较
6
要得到高增益，采用共源共栅结构
镜像极 点
单端 输出
“套筒式”共源共栅运放
增益数量级约为： 以减小输出摆幅，增加极点为代价。 全差动电路输出摆幅：
7
套筒式运放的另一个缺点： 很难将输入输出短接，以形成单位增益缓冲器。
什么条件下， M2和M4工 作在饱和区？
第五讲 运算放大器及频率补偿
1
5.1 概述
5.2 单级运放 5.3 两级运放 5.4 增益的提高 5.5 共模反馈 5.6 输入范围 5.7 转换速率 5.8 电源抑制 5.9 运放的频率补偿 5.10 运放的设计
2
5.1 概述
一、运放定义 — 高增益的差动放大器，通常增益范围在101~105。 —运放一般用来实现一个反馈系统，其开环增益大 小根据闭环电路的精度要求来选取；
环路 增益
闭环增益 误差 βA越大，Y/X对A的变化越不 敏感，通过增加β或A使闭环 增益更加精确。 3
二、性能参数
1、增益 运放的开环增益确定了使用运放反馈系统的精度。 高开环增益对于抑制非线性是必须的。 2、小信号带宽 当运放工作频率增加，开环增益下降，反馈系统误差 加大。 通常定义为单位增益频率，指运放开环电压增益下降 到1（或0dB）时的频率。 也可以规定3dB频率f3dB。
15
5.3两级运放 单级运放的缺点： 1、增益被输入对管跨导与输出阻抗的乘积所限制； 2、要获得高增益，如采用共源共栅结构，则限制输出摆幅。
第二级采用简单的共源级，以提 供最大的输出摆幅。
采用两级运放，将增益和摆幅的要求分开处理： 1、第一级提供高增益； 2、第二级提供大的输出摆幅。
16
第一级增益g m1,2(ro1,2 ro3,4 ) 第二级增益g m5,6(ro5,6 ro7,8 )
套筒式和折叠式共源共栅运放也可以设计成单端输出。
共源共栅 电Leabharlann Baidu镜
VOUT最大值： VDD— （2VOD+Vth） VOUT最大值： VDD-2VOD
14
单端输出运放（a）与全差动运放（b）相比，存在缺点： 1、仅能提供输出摆幅的一半； 2、包含镜像极点，不如（b）稳定。
尽管全差动结构需要反馈环路来确定输出共模电 平，还是全差动结构更好！
电压输出摆幅和器件尺寸、偏置电流、速度相 关，相互牵制，在设计时需全面考虑
4、线性度 开环运放有很大的非线性，如漏电流和输入电压之 间的非线性。 提高线性度的方法： 采用全差动实现方式抑制偶次项谐波； 使用闭环系统，并提供足够的开环增益以达到足够 的精度。 大尺寸或大的偏置电流其噪 噪声和输出摆幅之间的折衷：
能否级联比两级更多的级数来获得更高的增益？
每级运放引入至少一个极点，多级运放很难 保证系统的稳定性。 很少用多于两级的运放。
19
5.4 增益的提高
增益的提高可以通过进一步提高输出阻抗，而不是增 加共源共栅器件！
A AV 1 AV 2
总增益与共源共栅结构相当
单边输出摆幅为：
17
要获得高增益，第一级可以采用共源共栅结构。
18
两级运放也可以提供单端输出。 方法之一是将两个输出级的差 动电流转换成单端电压： —维持了第一级的差动特性； —若将输出与输入短接，形成 单位增益缓冲器， 其缺点：VOUTmin=VGS2+VISS， 限制了输出摆幅。
M2饱和 M4饱和
小于阈值电压
输出电压摆幅：
8
套筒式共源共栅运放的缺点是较小的输出摆幅，以及 很难将输入输出短接以形成单位增益缓冲器。 折叠式共源共栅运放可以减小以上不利因素。
NMOS共 源共栅
最小值可 以是0电位 PMOS共 源共栅 最大值可 以是Vdd
折叠共源 共栅尾电 流源
9
输入对 管尾电 流源
比套筒式共源共栅运放的单边输 出摆幅小了一个尾电流源的过驱 动电压。 M5、M6流过电流大，若器件 尺寸小，需要较大的过驱动电压。 （2）小信号增益:
折叠点X点的极点由于具有 更大的电容，更靠近原点。
Av gm1{[( gm3 gmb3 )ro3 (ro1 || ro5 )]||[( gm7 gmb 7 )ro 7ro9 ]}
对于单极点系统，A(s）=A0/ （1+s/ω0），ω0是3dB带宽， A0 ω0 是增益带宽积（GBW），决定闭环系 统的时间常数。
4
在运放的整体设计中需对各参数进 行折衷考虑。
3、输出摆幅 使用运放的多数系统要求大的电压摆幅以适应大范 围的信号值。 对大输出摆幅的需求使全差动运放使用十分普遍。
12
（3）输入共模电平接近电源的一端电压（VDD或VSS）
输入共模 电平可以 等于VDD
以PMOS管为输入对管时，输入共模电平可以为0电平。
与套筒式共源共栅运放相比，折叠式共源共栅运放： 输出摆幅大些，但具有较大的功耗、更低的增益和较低的极 点频率。 此外，由于输入、输出可以短接，输入共模电平更容易选择， 获得更为广泛的应用。 13
折叠共源 共栅尾电 流源
PMOS为输入对管的折叠式共源共栅运放结构
notice： （1）ISS1=ISS/2+ID3，折叠结构消耗更大的功率。 （2）输入共模电平需大于Vb1-VGS3+VTHP，允许 将输入和输出短接。
10
折叠式共源共栅运放的特点： （1）大的输出摆幅
单边输出摆幅：VDD -(VOD3 +VOD5 + VOD7 + VOD9 )
M5减小了输出阻抗
11
1
( gm3 gmb3 )
与Cx 乘积
NMOS为输入对管的折叠式共源共栅运放结构
与PMOS作为输入管的结构相比，NMOS作为输入管的折 叠cascode运放可以提供更高的增益，但其折叠点上的极点 更低（M3跨导低，此外，对于相同电流，M5的尺寸要更 大，电容就更大）。
声和失调较大
5、噪声与失调 确定了能被处理的最小信号电平。
电流不变，过驱动电压降低 以提高输出摆幅，跨导增加， 漏电流噪声增加。
5
6、电源抑制 电源噪声会影响运放的性能，因此全差动结构更受欢 迎。
5.2 单级运放
前面研究的全部差动放大器均称 为运放。 注意两个 电路极点 区别
镜像 极点
简单运放结构
低频小信号增益： g (r r ) mN oN oP
稳定性比较
6
要得到高增益，采用共源共栅结构
镜像极 点
单端 输出
“套筒式”共源共栅运放
增益数量级约为： 以减小输出摆幅，增加极点为代价。 全差动电路输出摆幅：
7
套筒式运放的另一个缺点： 很难将输入输出短接，以形成单位增益缓冲器。
什么条件下， M2和M4工 作在饱和区？
第五讲 运算放大器及频率补偿
1
5.1 概述
5.2 单级运放 5.3 两级运放 5.4 增益的提高 5.5 共模反馈 5.6 输入范围 5.7 转换速率 5.8 电源抑制 5.9 运放的频率补偿 5.10 运放的设计
2
5.1 概述
一、运放定义 — 高增益的差动放大器，通常增益范围在101~105。 —运放一般用来实现一个反馈系统，其开环增益大 小根据闭环电路的精度要求来选取；
环路 增益
闭环增益 误差 βA越大，Y/X对A的变化越不 敏感，通过增加β或A使闭环 增益更加精确。 3
二、性能参数
1、增益 运放的开环增益确定了使用运放反馈系统的精度。 高开环增益对于抑制非线性是必须的。 2、小信号带宽 当运放工作频率增加，开环增益下降，反馈系统误差 加大。 通常定义为单位增益频率，指运放开环电压增益下降 到1（或0dB）时的频率。 也可以规定3dB频率f3dB。
15
5.3两级运放 单级运放的缺点： 1、增益被输入对管跨导与输出阻抗的乘积所限制； 2、要获得高增益，如采用共源共栅结构，则限制输出摆幅。
第二级采用简单的共源级，以提 供最大的输出摆幅。
采用两级运放，将增益和摆幅的要求分开处理： 1、第一级提供高增益； 2、第二级提供大的输出摆幅。
16
第一级增益g m1,2(ro1,2 ro3,4 ) 第二级增益g m5,6(ro5,6 ro7,8 )
套筒式和折叠式共源共栅运放也可以设计成单端输出。
共源共栅 电Leabharlann Baidu镜
VOUT最大值： VDD— （2VOD+Vth） VOUT最大值： VDD-2VOD
14
单端输出运放（a）与全差动运放（b）相比，存在缺点： 1、仅能提供输出摆幅的一半； 2、包含镜像极点，不如（b）稳定。
尽管全差动结构需要反馈环路来确定输出共模电 平，还是全差动结构更好！
电压输出摆幅和器件尺寸、偏置电流、速度相 关，相互牵制，在设计时需全面考虑
4、线性度 开环运放有很大的非线性，如漏电流和输入电压之 间的非线性。 提高线性度的方法： 采用全差动实现方式抑制偶次项谐波； 使用闭环系统，并提供足够的开环增益以达到足够 的精度。 大尺寸或大的偏置电流其噪 噪声和输出摆幅之间的折衷：
能否级联比两级更多的级数来获得更高的增益？
每级运放引入至少一个极点，多级运放很难 保证系统的稳定性。 很少用多于两级的运放。
19
5.4 增益的提高
增益的提高可以通过进一步提高输出阻抗，而不是增 加共源共栅器件！
A AV 1 AV 2
总增益与共源共栅结构相当
单边输出摆幅为：
17
要获得高增益，第一级可以采用共源共栅结构。
18
两级运放也可以提供单端输出。 方法之一是将两个输出级的差 动电流转换成单端电压： —维持了第一级的差动特性； —若将输出与输入短接，形成 单位增益缓冲器， 其缺点：VOUTmin=VGS2+VISS， 限制了输出摆幅。
M2饱和 M4饱和
小于阈值电压
输出电压摆幅：
8
套筒式共源共栅运放的缺点是较小的输出摆幅，以及 很难将输入输出短接以形成单位增益缓冲器。 折叠式共源共栅运放可以减小以上不利因素。
NMOS共 源共栅
最小值可 以是0电位 PMOS共 源共栅 最大值可 以是Vdd
折叠共源 共栅尾电 流源
9
输入对 管尾电 流源
比套筒式共源共栅运放的单边输 出摆幅小了一个尾电流源的过驱 动电压。 M5、M6流过电流大，若器件 尺寸小，需要较大的过驱动电压。 （2）小信号增益:
折叠点X点的极点由于具有 更大的电容，更靠近原点。
Av gm1{[( gm3 gmb3 )ro3 (ro1 || ro5 )]||[( gm7 gmb 7 )ro 7ro9 ]}
对于单极点系统，A(s）=A0/ （1+s/ω0），ω0是3dB带宽， A0 ω0 是增益带宽积（GBW），决定闭环系 统的时间常数。
4
在运放的整体设计中需对各参数进 行折衷考虑。
3、输出摆幅 使用运放的多数系统要求大的电压摆幅以适应大范 围的信号值。 对大输出摆幅的需求使全差动运放使用十分普遍。
12
（3）输入共模电平接近电源的一端电压（VDD或VSS）
输入共模 电平可以 等于VDD
以PMOS管为输入对管时，输入共模电平可以为0电平。
与套筒式共源共栅运放相比，折叠式共源共栅运放： 输出摆幅大些，但具有较大的功耗、更低的增益和较低的极 点频率。 此外，由于输入、输出可以短接，输入共模电平更容易选择， 获得更为广泛的应用。 13
折叠共源 共栅尾电 流源
PMOS为输入对管的折叠式共源共栅运放结构
notice： （1）ISS1=ISS/2+ID3，折叠结构消耗更大的功率。 （2）输入共模电平需大于Vb1-VGS3+VTHP，允许 将输入和输出短接。
10
折叠式共源共栅运放的特点： （1）大的输出摆幅
单边输出摆幅：VDD -(VOD3 +VOD5 + VOD7 + VOD9 )