学四路智力抢答器实验报告

目录

前言 (2)

摘要 (3)

第1章设计内容及要求 (4)

1.1设计目的 (4)

1.2设计要求 (4)

第2章设计思路方框图 (5)

2.1 设计思路 (5)

2.2 设计原理方框图 (5)

第3章单元电路图及其原理说明 (6)

3.1 方案一设计原理 (6)

3.2 方案二设计原理 (9)

3.3 方案的选择 (13)

第四章电路测试与仿真 (14)

4.1电路测试与仿真 (14)

第五章四路抢答器元器件清单 (16)

5. 1四路抢答器元器件清单 (16)

第六章焊接电路图及元件资料 (17)

6.1 元件资料 (17)

6.2焊接电路 (19)

第七章实验总训 (20)

第八章参考文献 (21)

前言

进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。

今天随着科技的不断进步抢答器的制作也更加追求精益求精，人们摆脱了耗费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。但这种电路不易于扩展，而且当有更高要求是酒无法实现，例如参赛人数的增加。随着数字电路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，功能更加多样话，是一种高效能的产品。而如今在市场上销售的抢答器大多采用可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要利用常见的74LS系列集成电路芯片和555芯片，并通过划分功能模块进行各个部分的设计，最后完成了四路智力竞赛抢答器的设计。

四路智力抢答器

摘要

本设计是四路智力抢答器。设计电路是当主持人按下复位开关K, 抢答开始，按下清零开关,抢答电路清零。

利用逻辑电路的原理，使抢答器具有第一个抢答信号的鉴别，锁存及显示功能。既有抢答信号输入时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发出响声。此时再按其他任何一人抢答均无效，优先抢答选手的编号一直保持不变，直到主持人清除为止。

关键词：四路抢答器清零锁存主持人

第一章设计目的及要求

1.1设计目的:

本课程为电子、通信类专业的独立实践课，该课程设计建立在电路基础、数电与模电电子线路等课程的基础上，主要让学生加深对电子线路理论知识的掌握，使学生能把学的知识系统地、高效地贯穿到实践中来，避免理论与实践的脱离，同时提高学生的动手能力，并在实践中不断完善理论基础，有助于培养学生的综合能力。

1）、学习数字电路中的优先编码器、锁存器、多谐振荡器、译码器、数据显示管的综合应用。

2)、熟悉抢答器的工作原理

3）、了解数字系统设计，调试及故障排除方法。

1.2设计要求:

设计一个抢答电路：

1）可以容纳四组参赛者，每组设置一个抢答按钮，分别用J1-J4表示；

2）设置一个系统清零的抢答控制开关J5和复位开关K（开关由主持人控制），当开关J5按下时清零，当开关K被按下时，抢答开始。

3）抢答器具有第一个抢答信号的鉴别,锁存及显示功能。即有抢答信号输入（开关J1-J4中的任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发出响声。此时再按其他任何一个抢答开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。

第二章设计思路及原理方框图

2.1设计思路:

数字式智力抢答器一般包括门控电路、抢答编码电路、译码电路、优先锁存电路、数显电路、声响报警电路。其中，门控电路、抢答编码电路、译码电路是核心，用于完成各组抢答信号的识别、判断；数显电路、声响报警电路用于显示抢答的组号并同时用扬声器提醒；优先锁存电路用于判断、锁存参赛者的第一个抢答信号并使其他抢答信号无效。功能要求电路设置系统清零和控制开关，因此需要一个门控电路。

2.2工作原理框如图2-1所示：

图2-1

第三章单元电路图及方案的选择

3.1方案一的设计：

1.锁存电路：

主要用到74ls373 1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);.当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。电路如图3-1所示：

图3-1