eda技术及应用PPT教学课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输出配置区
4、输入输出单元IOC（I/O Cell） 5、巨型块（Megablock） 包括8个GLB，1个ORP，16个IOC和两个专用I/O 6、时钟分配单元 二、在系统编程 1、各种状态 2、实现方式 3、编程组态与接口
4、3低密度ISP-PLD原理 4、4 ISP-GDS原理
一、ispGDS（Generic Digital Switch）器件介绍 用于灵活配置连接状态的器件
1、3 EDA特征与工具
特征：自顶向下TOP DOWN 工具：物理工具（PCB制作等）
逻辑工具（PLD器件设计）
特别是ISP（In System Programmability） 和CPLD（Complex Programmable Logic
Device）的使用！
1、4 可编程数字ASIC
第四章、Lattice 公司可编程器件介绍 4、1 ISP器件概述
4、2高密度ISP-PLD器件
一、ispLSI器件结构原理 1、集总布线区GRP（Global Routing Pool）
完成信号互连 2、万能逻辑块GLB（Generic Logic Block）
可编程阵列 3、输出布线区ORP（Output Routing Pool）
3、3 GAL器件 一、GAL器件概述（Generic Array Logic） 1、器件特点
可以反复编程使用 2、分类与参数 二、普通型GAL器件 1、内部电路结构 2、输出逻辑宏单元（OLMC）
OLMC（Output Logic Macro Cell） 可以实现软件进行的多种配置输出形式
三、OLMC的输出结构类型 1、简单模式 2、复合模式 3、寄存器模式（时序电路基本结构） 四、GAL器件的开发与编程 1、硬件条件：编程器和计算机 2、软件条件：可编程器件编译软件 如：ABEL，FUSEMAP等等
EDA技术及应用教程讲义
第一章EDA发展综述
1、1 CAD与EDA 计算机辅助设计技术（Computer Aided
Design）
电子设计自动化（Electronic Design Automation）
可以说EDA是CAD的高级阶段
EDA发展趋势
自参数分析自动
SIGNAL data：STD_LOGIC_VECTOR（7 DOWENTO 0）； 该句定义一个位矢量信号（总线）data，数据类型是标
准位矢量STD_LOGIC_VECTOR，共有8个元素。
定义完信号类型和表达方式后，还可以对信号进行赋值。 其格式为：
目标信号名<=表达式； 例如：
x<=y; a<=‘1’; s1<=s2 AFTER 10 ns； --关键字AFTER后面是延迟时间 （4）信号和变量的区别 信号赋值有延时，变量没有 进程对变量敏感而对信号不敏感 信号在硬件中有对应的关系，而变量没有
Lattice公司于1992年提出ISP技术并于 1999年11月推出模拟PLD。
主要用于： 1、信号调理 2、信号处理 3、信号转换
1、6 结构化的硬件描述语言HDL
HDL（Hardware Description Language）
ABEL AHDL Verilog HDL VHDL
（见图P3、1） 2、PLD单元电路表示（见图P3、2） 二、PLD分类
1、按照与、或阵列可编程分类 A、与门固定、或门可编程 B、或门固定、与门可编程 C、与门、或门均可编程 2、按照集成度分类 3、按照编程工艺分类 A、熔丝和反熔丝工艺器件 B、浮栅编程器件 C、SRAM编程器件
3、2 PAL器件 一、概述PAL（Programmable Array Logic） 二、内部电路结构 三、PAL器件的开发
（1）常量（CONSTANT）：在文件中对某常数赋予一个 固定的值。通常在程序开始处赋值，数据类型在说明 语句中说明。其格式为：
CONSTANT 常数名：数据类型：=表达式； 例如：
CONSTANT VCC：REAL：=5.0； CONSTANT Fbus：BIT_VECTOR：=“1011”； CONSTANT Delay：TIME：10ns；
第8章硬件描述语言
8、1 HDL概述 一、HDL概述 HDL（Hardware Description Language）
ABEL AHDL Verilog HDL VHDL
二、语言特点 1、自顶向下TOP 2、采用ASIC芯片 3、预测仿真 4、降低设计难度 三、HDL语言优点
DOWN
8、2 VHDL与Verilog HDL 的比较
有3种表示结构
IF条件THEN顺序语句 END IF
如：IF（SET=‘1’）THEN C<=B END IF；
IF 条件THEN顺序语句 ELSE 顺序语句 END IF
如：二选一电路...... IF(sel=‘1’)THEN c<=a; ELSE c<=b; END IF
目标变量名：=表达式； 例如： VARIABLE a，b：=REAL； VARIABLE x，y：BIT_VECTOR（0 TO 7）； 则可以有以下合法赋值语句：
x：=y；
--运算表达式赋值
b：=a+1；
a：=100；
--实数型赋值
y：=“0101101”
--位矢量赋值
x（2 TO 4）：=（‘1’ ，‘0’ ，‘1’ ）；--段赋值
它的使用范围取决于它定义的位置，可以用于全局、局 部结构体等等。
（2）变量（VARIABLE） 程序中的立即赋值量，它只能在进程和子程序中使用，
不能带出当前单元且赋值立即生效。其格式为： VARIABLE 变量名：数据类型：约束条件：=初始值； 例如： VARIABLE n：INTEGER RANGE 0 TO 15：=2； 也可以在语句后面紧跟变量赋值语句。格式为：
3、数据类型
（1）基本数据类型（表9、1）
A、整数型（INTEGER）
代表正整数、负整数和零，与算术整数相似，可以 进行“+” 、“-” 、“*” 、“/” 运算，不能用于 逻辑运算。
例如：
10E4
--10进制整数
12456
--10进制整数
16#E8#
--16进制整数
2#010110#
--2进制整数
例如：SIGNAL a：BIT_VECTOR（7 TO 0）
表明是一个8位宽度、高位在前的矢量
E、布尔量（BOOLEAN） 表示真假的数据 定义布尔量的格式为：
TYPE BOOLEAN IS （FALSE，TRUE） F、字符 （CHARACTER） 用单引号‘’引起来的符号，如‘K’， ‘9’等等 G、字符串（STRING） 用双引号“”引起来的字符序列，如“ABCD” H、时间（TIME） 这是VHDL中唯一预先定义的物理量。 比如：342 ns（至少要隔开1个空格） I、错误等级（SEVERITY LEVEL） 用于表征系统的状态，一共有四种可能：
x（0 TO 2）：=y（5 TO 7）；
x（6）：=‘1’；
--位赋值
（3）信号（SIGNAL）
信号是电路内部连接的抽象。作为实体信息交流的通道。
定义格式为：
SIGNAL 信号名：数据类型：约束条件：=表达式；
例如：SIGEAL gnd：BIT：=‘0’；
定义一个单值信号gnd，数据类型是位BIT，信号初始值 为0。
ASIC（Application Specific Integrated Circuit）
定制淹膜 门阵列 标准单元 PLD PLD（PROM、PAL、GAL、EPLD、CPLD、
FPGA等等）
•发展特点
价格不断降低 集成度不断提高 向系统级发展 全新的PLD平台 绿色CPLD出现
1、5 可编程模拟PLD
第 9 章VHDL
9、1 VHDL语言基础
一、基本语法 1、源文件由各种语句构成 2、关键字、标识符、常量之间至少要一个空格
隔开 3、常数要区分大小写 4、每行换行有结束标志。 5、注释文字以双划线“--”开始，直到行结尾
二、标识符、数据对象、数据类型和属性
1、标识符（分短标识符和扩展标识符）
语法规定：
测试设计
电路图输入 逻辑模拟
PCB版LSI布线设计
1975 1980 1985 1990 1995
1、2 EDA技术与器件的发展
1、CAD阶段 60-80年代以PCB制作为主 2、CAE阶段 80-90年代以电路仿真、分
析为代表 3、EDA阶段 90年代以后以复杂电路设
计，可编程器件设计为代表。可以应 用IP核，制作ASIC器件。
二、ispGDS器件编程与使用
语言描述
软件编译
编程、使用
4、5 ispGDX在系统可编程开关阵列
用于复杂数字电路的快速连接
4、6 ispPAC可编程模拟器件
一、基本组成和特点 二、结构 三、应用
用于模拟信号调理、放大、选频、数学运算等等。
4、7Lattice公司ISP-PLD器件的性能 4、8Lattice/Vantis公司CPLD简介
NOTE（注意） WARNING（警告） ERROR（错误） FAILUER（失败） （2）用户自定义数据类型 枚举类型（ENUMERATED） 整数类型（INTEGER） 数组类型（ARRAY） 纪录类型（RECORD） 存取类型（ACCESS） 文件类型（FILE） 时间类型（TIME） 实数类型（REAL）
2、3基于IP模块的片上系统设计技术
1、片上系统和IP模块 2、片上系统设计方法的发展趋势 3、硬件IP模块 4、系统芯片展望
2、4可编程模拟器件
2、5混合可编程器件
1、混合信号SOC 2、实际存在的问题 3、新创意、新思想
第三章 可编程逻辑器件基本原理 3、1概述
PLD（Programmable Logic Device） 一、基本结构 1、结构:由与、或阵列和I/O结构等组成。
优先级
高
低
9、2 VHDL语句
包括顺序处理语句和并行处理语句 并行语句作为一个整体运算，程序中被激活的语句都
执行。 顺序语句则按照程序书写顺序来执行。顺序语句只能
用于进程或子程序中，用来定义进程或子程序的算法。 顺序语句可以进行算术、逻辑运算，信号和变量的赋 值，子程序的调用，可以进行条件控制和迭代。 一、常用顺序处理语句 1、变量赋值语句
格式为：变量赋值目标：=赋值表达式
例如： SIGNAL s:BIT :=‘0’； PROCESS (S) VARIABLE count：INTEGER：=‘0’；--变量说明 BEGIN count：=count+1； END PROCESS；
2、信号带入语句 作为全局信号带入的语句，其格式为：
目标信号量<=信号量表达式 3、IF语句（流程控制语句）
必须以英文字母开头 英文字母、数字（0-9）和下划线都是有效字符 标识符不区分大小写 下划线“_”的前后都必须有英文或者数字
合法标识符举例 S_ABCD，sig17，abc_efg 非法标识符举例 S-ABCD，17sig，abc_，_now
2、数据对象
包括常量（CONSTANT）、变量（VARIABLE）、信号 （SIGNAL）和文件（FILE）四种
8#746#
--8进制整数
B、实数（REAL）
类似于数学的实数，或称浮点数，书写要有小数点。
2.0
--10进制实数
535.78
--10进制实数
8#65.6#e+4
--8进制实数
36.5e-4
--10进制实数
C、位（BIT）
通常是表示信号，取值“1”或者“0”
D、位矢量（BIT_VECTOR）
用双引号括起来的一组位数据，使用时必须注明位宽度
4、属性 表示数值、信号、数据格式、数据范围及函数等属性的。 三、运算符（操作符）见表9、2 使用中注意数据类型要匹配，且注意优先级关系：
运算符
NOT，ABS，** *，/，MOD，REM +（正号），-（负号）
+，-，& SLL，SLA，SRL，SRA，ROL，ROR
=，/=，<，>，<=，>= AND，OR，NAND，NOR，XOR，XNOR
第二章 可编程逻辑器件发展趋势
2、1 片上系统（System-On-a-Chip） 1、系统集成 2、系统存储 3、同步时序 4、系统接口
2、2 片上系统的设计问题
1、IP（Intelligent Property）核重用 2、形式验证 3、测试基准 4、可再配置计算 5、布局规划 6、核心设计
4、输入输出单元IOC（I/O Cell） 5、巨型块（Megablock） 包括8个GLB，1个ORP，16个IOC和两个专用I/O 6、时钟分配单元 二、在系统编程 1、各种状态 2、实现方式 3、编程组态与接口
4、3低密度ISP-PLD原理 4、4 ISP-GDS原理
一、ispGDS（Generic Digital Switch）器件介绍 用于灵活配置连接状态的器件
1、3 EDA特征与工具
特征：自顶向下TOP DOWN 工具：物理工具（PCB制作等）
逻辑工具（PLD器件设计）
特别是ISP（In System Programmability） 和CPLD（Complex Programmable Logic
Device）的使用！
1、4 可编程数字ASIC
第四章、Lattice 公司可编程器件介绍 4、1 ISP器件概述
4、2高密度ISP-PLD器件
一、ispLSI器件结构原理 1、集总布线区GRP（Global Routing Pool）
完成信号互连 2、万能逻辑块GLB（Generic Logic Block）
可编程阵列 3、输出布线区ORP（Output Routing Pool）
3、3 GAL器件 一、GAL器件概述（Generic Array Logic） 1、器件特点
可以反复编程使用 2、分类与参数 二、普通型GAL器件 1、内部电路结构 2、输出逻辑宏单元（OLMC）
OLMC（Output Logic Macro Cell） 可以实现软件进行的多种配置输出形式
三、OLMC的输出结构类型 1、简单模式 2、复合模式 3、寄存器模式（时序电路基本结构） 四、GAL器件的开发与编程 1、硬件条件：编程器和计算机 2、软件条件：可编程器件编译软件 如：ABEL，FUSEMAP等等
EDA技术及应用教程讲义
第一章EDA发展综述
1、1 CAD与EDA 计算机辅助设计技术（Computer Aided
Design）
电子设计自动化（Electronic Design Automation）
可以说EDA是CAD的高级阶段
EDA发展趋势
自参数分析自动
SIGNAL data：STD_LOGIC_VECTOR（7 DOWENTO 0）； 该句定义一个位矢量信号（总线）data，数据类型是标
准位矢量STD_LOGIC_VECTOR，共有8个元素。
定义完信号类型和表达方式后，还可以对信号进行赋值。 其格式为：
目标信号名<=表达式； 例如：
x<=y; a<=‘1’; s1<=s2 AFTER 10 ns； --关键字AFTER后面是延迟时间 （4）信号和变量的区别 信号赋值有延时，变量没有 进程对变量敏感而对信号不敏感 信号在硬件中有对应的关系，而变量没有
Lattice公司于1992年提出ISP技术并于 1999年11月推出模拟PLD。
主要用于： 1、信号调理 2、信号处理 3、信号转换
1、6 结构化的硬件描述语言HDL
HDL（Hardware Description Language）
ABEL AHDL Verilog HDL VHDL
（见图P3、1） 2、PLD单元电路表示（见图P3、2） 二、PLD分类
1、按照与、或阵列可编程分类 A、与门固定、或门可编程 B、或门固定、与门可编程 C、与门、或门均可编程 2、按照集成度分类 3、按照编程工艺分类 A、熔丝和反熔丝工艺器件 B、浮栅编程器件 C、SRAM编程器件
3、2 PAL器件 一、概述PAL（Programmable Array Logic） 二、内部电路结构 三、PAL器件的开发
（1）常量（CONSTANT）：在文件中对某常数赋予一个 固定的值。通常在程序开始处赋值，数据类型在说明 语句中说明。其格式为：
CONSTANT 常数名：数据类型：=表达式； 例如：
CONSTANT VCC：REAL：=5.0； CONSTANT Fbus：BIT_VECTOR：=“1011”； CONSTANT Delay：TIME：10ns；
第8章硬件描述语言
8、1 HDL概述 一、HDL概述 HDL（Hardware Description Language）
ABEL AHDL Verilog HDL VHDL
二、语言特点 1、自顶向下TOP 2、采用ASIC芯片 3、预测仿真 4、降低设计难度 三、HDL语言优点
DOWN
8、2 VHDL与Verilog HDL 的比较
有3种表示结构
IF条件THEN顺序语句 END IF
如：IF（SET=‘1’）THEN C<=B END IF；
IF 条件THEN顺序语句 ELSE 顺序语句 END IF
如：二选一电路...... IF(sel=‘1’)THEN c<=a; ELSE c<=b; END IF
目标变量名：=表达式； 例如： VARIABLE a，b：=REAL； VARIABLE x，y：BIT_VECTOR（0 TO 7）； 则可以有以下合法赋值语句：
x：=y；
--运算表达式赋值
b：=a+1；
a：=100；
--实数型赋值
y：=“0101101”
--位矢量赋值
x（2 TO 4）：=（‘1’ ，‘0’ ，‘1’ ）；--段赋值
它的使用范围取决于它定义的位置，可以用于全局、局 部结构体等等。
（2）变量（VARIABLE） 程序中的立即赋值量，它只能在进程和子程序中使用，
不能带出当前单元且赋值立即生效。其格式为： VARIABLE 变量名：数据类型：约束条件：=初始值； 例如： VARIABLE n：INTEGER RANGE 0 TO 15：=2； 也可以在语句后面紧跟变量赋值语句。格式为：
3、数据类型
（1）基本数据类型（表9、1）
A、整数型（INTEGER）
代表正整数、负整数和零，与算术整数相似，可以 进行“+” 、“-” 、“*” 、“/” 运算，不能用于 逻辑运算。
例如：
10E4
--10进制整数
12456
--10进制整数
16#E8#
--16进制整数
2#010110#
--2进制整数
例如：SIGNAL a：BIT_VECTOR（7 TO 0）
表明是一个8位宽度、高位在前的矢量
E、布尔量（BOOLEAN） 表示真假的数据 定义布尔量的格式为：
TYPE BOOLEAN IS （FALSE，TRUE） F、字符 （CHARACTER） 用单引号‘’引起来的符号，如‘K’， ‘9’等等 G、字符串（STRING） 用双引号“”引起来的字符序列，如“ABCD” H、时间（TIME） 这是VHDL中唯一预先定义的物理量。 比如：342 ns（至少要隔开1个空格） I、错误等级（SEVERITY LEVEL） 用于表征系统的状态，一共有四种可能：
x（0 TO 2）：=y（5 TO 7）；
x（6）：=‘1’；
--位赋值
（3）信号（SIGNAL）
信号是电路内部连接的抽象。作为实体信息交流的通道。
定义格式为：
SIGNAL 信号名：数据类型：约束条件：=表达式；
例如：SIGEAL gnd：BIT：=‘0’；
定义一个单值信号gnd，数据类型是位BIT，信号初始值 为0。
ASIC（Application Specific Integrated Circuit）
定制淹膜 门阵列 标准单元 PLD PLD（PROM、PAL、GAL、EPLD、CPLD、
FPGA等等）
•发展特点
价格不断降低 集成度不断提高 向系统级发展 全新的PLD平台 绿色CPLD出现
1、5 可编程模拟PLD
第 9 章VHDL
9、1 VHDL语言基础
一、基本语法 1、源文件由各种语句构成 2、关键字、标识符、常量之间至少要一个空格
隔开 3、常数要区分大小写 4、每行换行有结束标志。 5、注释文字以双划线“--”开始，直到行结尾
二、标识符、数据对象、数据类型和属性
1、标识符（分短标识符和扩展标识符）
语法规定：
测试设计
电路图输入 逻辑模拟
PCB版LSI布线设计
1975 1980 1985 1990 1995
1、2 EDA技术与器件的发展
1、CAD阶段 60-80年代以PCB制作为主 2、CAE阶段 80-90年代以电路仿真、分
析为代表 3、EDA阶段 90年代以后以复杂电路设
计，可编程器件设计为代表。可以应 用IP核，制作ASIC器件。
二、ispGDS器件编程与使用
语言描述
软件编译
编程、使用
4、5 ispGDX在系统可编程开关阵列
用于复杂数字电路的快速连接
4、6 ispPAC可编程模拟器件
一、基本组成和特点 二、结构 三、应用
用于模拟信号调理、放大、选频、数学运算等等。
4、7Lattice公司ISP-PLD器件的性能 4、8Lattice/Vantis公司CPLD简介
NOTE（注意） WARNING（警告） ERROR（错误） FAILUER（失败） （2）用户自定义数据类型 枚举类型（ENUMERATED） 整数类型（INTEGER） 数组类型（ARRAY） 纪录类型（RECORD） 存取类型（ACCESS） 文件类型（FILE） 时间类型（TIME） 实数类型（REAL）
2、3基于IP模块的片上系统设计技术
1、片上系统和IP模块 2、片上系统设计方法的发展趋势 3、硬件IP模块 4、系统芯片展望
2、4可编程模拟器件
2、5混合可编程器件
1、混合信号SOC 2、实际存在的问题 3、新创意、新思想
第三章 可编程逻辑器件基本原理 3、1概述
PLD（Programmable Logic Device） 一、基本结构 1、结构:由与、或阵列和I/O结构等组成。
优先级
高
低
9、2 VHDL语句
包括顺序处理语句和并行处理语句 并行语句作为一个整体运算，程序中被激活的语句都
执行。 顺序语句则按照程序书写顺序来执行。顺序语句只能
用于进程或子程序中，用来定义进程或子程序的算法。 顺序语句可以进行算术、逻辑运算，信号和变量的赋 值，子程序的调用，可以进行条件控制和迭代。 一、常用顺序处理语句 1、变量赋值语句
格式为：变量赋值目标：=赋值表达式
例如： SIGNAL s:BIT :=‘0’； PROCESS (S) VARIABLE count：INTEGER：=‘0’；--变量说明 BEGIN count：=count+1； END PROCESS；
2、信号带入语句 作为全局信号带入的语句，其格式为：
目标信号量<=信号量表达式 3、IF语句（流程控制语句）
必须以英文字母开头 英文字母、数字（0-9）和下划线都是有效字符 标识符不区分大小写 下划线“_”的前后都必须有英文或者数字
合法标识符举例 S_ABCD，sig17，abc_efg 非法标识符举例 S-ABCD，17sig，abc_，_now
2、数据对象
包括常量（CONSTANT）、变量（VARIABLE）、信号 （SIGNAL）和文件（FILE）四种
8#746#
--8进制整数
B、实数（REAL）
类似于数学的实数，或称浮点数，书写要有小数点。
2.0
--10进制实数
535.78
--10进制实数
8#65.6#e+4
--8进制实数
36.5e-4
--10进制实数
C、位（BIT）
通常是表示信号，取值“1”或者“0”
D、位矢量（BIT_VECTOR）
用双引号括起来的一组位数据，使用时必须注明位宽度
4、属性 表示数值、信号、数据格式、数据范围及函数等属性的。 三、运算符（操作符）见表9、2 使用中注意数据类型要匹配，且注意优先级关系：
运算符
NOT，ABS，** *，/，MOD，REM +（正号），-（负号）
+，-，& SLL，SLA，SRL，SRA，ROL，ROR
=，/=，<，>，<=，>= AND，OR，NAND，NOR，XOR，XNOR
第二章 可编程逻辑器件发展趋势
2、1 片上系统（System-On-a-Chip） 1、系统集成 2、系统存储 3、同步时序 4、系统接口
2、2 片上系统的设计问题
1、IP（Intelligent Property）核重用 2、形式验证 3、测试基准 4、可再配置计算 5、布局规划 6、核心设计