集成电路【B卷】复习提纲(非老师给的)
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
超大规模集成电路（VLSI）特大规模集成电路（ULSI）以及巨大规模集成电路（GSI） 简述：什么是集成度、特征尺寸 1.集成度：表示一个硅片上电路所包含的器件的数量，通常用等效逻辑门数或晶体管数来度
量一个等效逻辑门为二输入的与非门（由四个晶体管构成）。 2.特征尺寸：是集成电路中器件最细线线条的宽度 构成电路系统的基本元素为电阻、电容、晶体管等元器件。
第四章
在集成电路设计中，电阻器和电容器占用的芯片面积大，成本高，因此在集成电路设计 时应多用有源器件少用无源器件。
电阻值的计算要根据实际情况加以修正其方法有：端头修正、拐角修正因子、横向扩散 修正因子、方块电阻 Rs 的修正。
在双极集成电路中，常使用的集成电容器有：反偏 pn 结电容器和 MOS 电容器。 三种互联线：多晶硅互连线、扩散层连线、金属互连线。 在进行多层金属布线时，没放置一层新的金属层之前，必须采用：化学机械抛光（CMP）
的 50%的时刻之间的时间差。
厚德 博学 求是 创新
电子科技大学中山学院/-2-
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
第六章
MOS 管的导电因子 K 体现了晶体管的驱动能力，K 值越大，其驱动能力越强。
当
N
个管子串联时，其等效导电因子������������������������
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
为什么 CMOS 集成电路可以广泛的使用？ 由于 CMOS 集成电路具有低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无
阈值损失），且具有高速度、高密度的特点，又与 TTL 电路兼容，所以使用比较广泛。 pMOS 和 nMOS 所组成的互补型电路称为 CMOS。在 CMOS 中 p 沟道 MOS 管作为负载元件，n
基准输出电压的改变，通常称为电压抑制比。PSRR = △������������������/������������������
△������������������������/������������������������
在大多数模拟电路和许多数字电路中，放大器是最基本的功能模块。当信号太小能驱动 负载，或要克服下一级电路的噪声太大，或要为数字电路提供足够的逻辑电平时都需要 放大模拟或数字信号
=
1 ∑���������=��� 1 ������������
（要求计算）
当 N 个管子并联时，其等效导电因子������������������������ = ∑������������=1 ������������ 在 CMOS 静态门电路的功耗可分为静态功耗（待机功耗）和动态功耗。
降低动态功耗的方法：降低电源电压、降低开关活动性、减少实际电容。
第三章
根据 MOSFET 导电沟道的不同，MOS 集成wk.baidu.com路可以分为：nMOS 集成电路、pMOS 集成电路 和 CMOS 集成电路。
MOS 集成电路制造工艺根据栅电极的不同，可分为：金属栅工艺（栅电极为金属）和硅 栅工艺（栅电极为惨杂多晶硅）。
厚德 博学 求是 创新
电子科技大学中山学院/-1-
第二章
制作半导体集成电路时应注意哪些问题？ 半导体集成电路的所有元件都是制作在同一块基片上。这一特点，决定了半导体集成电
路中的每一元件除了我们所需要的功能外，还附加有寄生效应，如：寄生晶体管效应、寄生 电容效应等。 什么是分立电路、双极集成电路？ 1.分立电路：由电阻器、晶体管等分立元件通过导线或印刷电路板连接成的。 2.双极集成电路：以通常的 npn 或 pnp 型双极型晶体管为基础的单片集成电路。 双极型晶体管正常工作时分四个工作区域：正向放大区、饱和区、反向工作区、截止区。 双极集成电路中元件的隔离常用的方法：介质隔离、pn 结隔离。 降低寄生 pnp 管的方法：掺金工艺、埋层工艺。
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
半导体集成电路（张华斌版）
期末复习资料汇总
如有问题请尊重教材以及 PPT 少许错误敬请谅解 绿色为 A 卷中出现的知识点
第一章
为什么学习集成电路（IC）设计？ 由于分立元件的尺寸限制，在一块 PCB 上可容纳的元器件数量有限。因此，由分立器件
工艺来进行表明的平坦化
第五章
P66 图 5.2 4 种器件的电路符号 P68 公式 5.6 5.7 两个公式→ nMOS 管线性工作区 nMOS 管饱和工作区 P73 图 5.12 当衬底偏压 VBS 的绝对值增大时，阈值电压也随之增大 噪声容限的计算:
低电平：VNML=|VIL，max-VOL，max| 高电平：VNMH=|VOH，min-VIH，min| 反相器延迟时间 Tpd 是指输入电压变化到稳态值的 50%的时刻和输出电压变化到稳态值
沟道 MOS 管作为驱动元件 如何将 pMOS 管和 nMOS 管在同一衬底上制造？
把一种 MOS 管坐在衬底上，而另一种 MOS 管坐在比衬底浓度高的阱中。 CMOS 集成电路的主要工艺分为：p 阱工艺、n 阱工艺和双阱工艺 请简要描述 P 阱 CMOS 工艺的主要流程
P 阱的形成→隔离岛（LOCOS 局部氧化）的形成→栅极的形成→阈值调节→源极漏极的 形成→绝缘层的形成→接触孔的形成→金属布线的形成 形成深亚微米 MOS 器件的典型工艺流程先进行：浅沟槽隔离（STI）工艺 简述双极型集成电路器件具有哪些优势。 速度高、驱动能力强、模拟精度高的特点，但是 CMOS 电路具有：功耗低、集成度高、 抗干扰能力强的优点。 Bi-CMOS 集成电路中既有双级型器件又有 CMOS 器件，他们同时制作在同一芯片上。这 种电路综合了：双级型器件高跨导、强负载驱动能力和 CMOS 器件高集成度、低功耗的 优点，使其互相取长补短，发挥各自的优势。 CMOS 电中，最典型的寄生效应是闩锁效应，也叫闸流效应或自锁效应。 它是由 CMOS 器件结构中固有的 pnpn 晶闸管（SCR）结构产生， 【重点】P43 闩锁效应等效电路图
负载电容实际上是三部分组成：自身电容 Cself、连线电容 Cwire 以及扇出电容 Cfanout
一种已经流行好几年的衡量标准是功耗—延迟积（PDP）。
第七章
基本的传输门：nMOS 传输门、pMOS 传输门、CMOS 传输门。 P130-131 图 7.5 图 7.7（c） 图 7.8（b）（会画图看得懂） 看图写表达式 P140 图 7.30 （看图可以写出逻辑表达式） 多米诺逻辑工作原理。 P144-P145（看懂） 动态逻辑电路主要存在：荷泄露、电荷共享、时钟馈通和体效应等问题。
三种基本组态的比较（性能比较）P270 最下面三段话 （看懂、理解） 差动放大器：是集成运算放大器的关键组成部分。电路特点是对称性，对零点漂移具
有很强的抑制作用
请把重点放在 PPT 上，教材只起到辅助作用。
厚德 博学 求是 创新
电子科技大学中山学院/-3-
第十一章
模拟集成电路 按照面向应用：通用模拟集成电路和专用模拟集成电路 按照被处理的新号频率：低频模拟集成电路和高频模拟集成电路。 （如果电路处理信号频率属于射频，那么这类集成电路属于 RF 模拟集成电路）
PNP 管有水平 PNP 管和衬底 PNP 管二种。 恒流电路是一种能向负载提供恒定电流的电路。基本形式是镜像电流源电路 电源抑制比（PSRR）是指用于衡量当负载和环境温度不变时，因输入电压的波动而引起
在 PCB 上构成的电路系统的规模受到限制。同时，还存在体积大、可靠性低及功耗高等问题。 什么是半导体集成电路?
半导体集成电路是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、 电容等无源器件，按照一定的电路规则，互联“集成”在一块半导体晶体片上，封装一个外 壳内，执行特定的电路或系统功能。 半导体集成电路的分类方法有哪些？ 1.按照电路处理信号的方式分类为：数字集成电路、模拟集成电路以及数模混合集成电路。 2.按照器件的类型或实现工艺分为：双极型集成电路、MOS 型集成电路、Bi-MOS 集成电路。 3.按照电路规模分为：小规模集成电路（SSI）、中规模集成电路（MSI）大规模集成电路（LSI）
量一个等效逻辑门为二输入的与非门（由四个晶体管构成）。 2.特征尺寸：是集成电路中器件最细线线条的宽度 构成电路系统的基本元素为电阻、电容、晶体管等元器件。
第四章
在集成电路设计中，电阻器和电容器占用的芯片面积大，成本高，因此在集成电路设计 时应多用有源器件少用无源器件。
电阻值的计算要根据实际情况加以修正其方法有：端头修正、拐角修正因子、横向扩散 修正因子、方块电阻 Rs 的修正。
在双极集成电路中，常使用的集成电容器有：反偏 pn 结电容器和 MOS 电容器。 三种互联线：多晶硅互连线、扩散层连线、金属互连线。 在进行多层金属布线时，没放置一层新的金属层之前，必须采用：化学机械抛光（CMP）
的 50%的时刻之间的时间差。
厚德 博学 求是 创新
电子科技大学中山学院/-2-
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
第六章
MOS 管的导电因子 K 体现了晶体管的驱动能力，K 值越大，其驱动能力越强。
当
N
个管子串联时，其等效导电因子������������������������
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
为什么 CMOS 集成电路可以广泛的使用？ 由于 CMOS 集成电路具有低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无
阈值损失），且具有高速度、高密度的特点，又与 TTL 电路兼容，所以使用比较广泛。 pMOS 和 nMOS 所组成的互补型电路称为 CMOS。在 CMOS 中 p 沟道 MOS 管作为负载元件，n
基准输出电压的改变，通常称为电压抑制比。PSRR = △������������������/������������������
△������������������������/������������������������
在大多数模拟电路和许多数字电路中，放大器是最基本的功能模块。当信号太小能驱动 负载，或要克服下一级电路的噪声太大，或要为数字电路提供足够的逻辑电平时都需要 放大模拟或数字信号
=
1 ∑���������=��� 1 ������������
（要求计算）
当 N 个管子并联时，其等效导电因子������������������������ = ∑������������=1 ������������ 在 CMOS 静态门电路的功耗可分为静态功耗（待机功耗）和动态功耗。
降低动态功耗的方法：降低电源电压、降低开关活动性、减少实际电容。
第三章
根据 MOSFET 导电沟道的不同，MOS 集成wk.baidu.com路可以分为：nMOS 集成电路、pMOS 集成电路 和 CMOS 集成电路。
MOS 集成电路制造工艺根据栅电极的不同，可分为：金属栅工艺（栅电极为金属）和硅 栅工艺（栅电极为惨杂多晶硅）。
厚德 博学 求是 创新
电子科技大学中山学院/-1-
第二章
制作半导体集成电路时应注意哪些问题？ 半导体集成电路的所有元件都是制作在同一块基片上。这一特点，决定了半导体集成电
路中的每一元件除了我们所需要的功能外，还附加有寄生效应，如：寄生晶体管效应、寄生 电容效应等。 什么是分立电路、双极集成电路？ 1.分立电路：由电阻器、晶体管等分立元件通过导线或印刷电路板连接成的。 2.双极集成电路：以通常的 npn 或 pnp 型双极型晶体管为基础的单片集成电路。 双极型晶体管正常工作时分四个工作区域：正向放大区、饱和区、反向工作区、截止区。 双极集成电路中元件的隔离常用的方法：介质隔离、pn 结隔离。 降低寄生 pnp 管的方法：掺金工艺、埋层工艺。
集成电路原理 期末复习 B 卷复习资料 （张华斌版本）
王嘉达/整理
半导体集成电路（张华斌版）
期末复习资料汇总
如有问题请尊重教材以及 PPT 少许错误敬请谅解 绿色为 A 卷中出现的知识点
第一章
为什么学习集成电路（IC）设计？ 由于分立元件的尺寸限制，在一块 PCB 上可容纳的元器件数量有限。因此，由分立器件
工艺来进行表明的平坦化
第五章
P66 图 5.2 4 种器件的电路符号 P68 公式 5.6 5.7 两个公式→ nMOS 管线性工作区 nMOS 管饱和工作区 P73 图 5.12 当衬底偏压 VBS 的绝对值增大时，阈值电压也随之增大 噪声容限的计算:
低电平：VNML=|VIL，max-VOL，max| 高电平：VNMH=|VOH，min-VIH，min| 反相器延迟时间 Tpd 是指输入电压变化到稳态值的 50%的时刻和输出电压变化到稳态值
沟道 MOS 管作为驱动元件 如何将 pMOS 管和 nMOS 管在同一衬底上制造？
把一种 MOS 管坐在衬底上，而另一种 MOS 管坐在比衬底浓度高的阱中。 CMOS 集成电路的主要工艺分为：p 阱工艺、n 阱工艺和双阱工艺 请简要描述 P 阱 CMOS 工艺的主要流程
P 阱的形成→隔离岛（LOCOS 局部氧化）的形成→栅极的形成→阈值调节→源极漏极的 形成→绝缘层的形成→接触孔的形成→金属布线的形成 形成深亚微米 MOS 器件的典型工艺流程先进行：浅沟槽隔离（STI）工艺 简述双极型集成电路器件具有哪些优势。 速度高、驱动能力强、模拟精度高的特点，但是 CMOS 电路具有：功耗低、集成度高、 抗干扰能力强的优点。 Bi-CMOS 集成电路中既有双级型器件又有 CMOS 器件，他们同时制作在同一芯片上。这 种电路综合了：双级型器件高跨导、强负载驱动能力和 CMOS 器件高集成度、低功耗的 优点，使其互相取长补短，发挥各自的优势。 CMOS 电中，最典型的寄生效应是闩锁效应，也叫闸流效应或自锁效应。 它是由 CMOS 器件结构中固有的 pnpn 晶闸管（SCR）结构产生， 【重点】P43 闩锁效应等效电路图
负载电容实际上是三部分组成：自身电容 Cself、连线电容 Cwire 以及扇出电容 Cfanout
一种已经流行好几年的衡量标准是功耗—延迟积（PDP）。
第七章
基本的传输门：nMOS 传输门、pMOS 传输门、CMOS 传输门。 P130-131 图 7.5 图 7.7（c） 图 7.8（b）（会画图看得懂） 看图写表达式 P140 图 7.30 （看图可以写出逻辑表达式） 多米诺逻辑工作原理。 P144-P145（看懂） 动态逻辑电路主要存在：荷泄露、电荷共享、时钟馈通和体效应等问题。
三种基本组态的比较（性能比较）P270 最下面三段话 （看懂、理解） 差动放大器：是集成运算放大器的关键组成部分。电路特点是对称性，对零点漂移具
有很强的抑制作用
请把重点放在 PPT 上，教材只起到辅助作用。
厚德 博学 求是 创新
电子科技大学中山学院/-3-
第十一章
模拟集成电路 按照面向应用：通用模拟集成电路和专用模拟集成电路 按照被处理的新号频率：低频模拟集成电路和高频模拟集成电路。 （如果电路处理信号频率属于射频，那么这类集成电路属于 RF 模拟集成电路）
PNP 管有水平 PNP 管和衬底 PNP 管二种。 恒流电路是一种能向负载提供恒定电流的电路。基本形式是镜像电流源电路 电源抑制比（PSRR）是指用于衡量当负载和环境温度不变时，因输入电压的波动而引起
在 PCB 上构成的电路系统的规模受到限制。同时，还存在体积大、可靠性低及功耗高等问题。 什么是半导体集成电路?
半导体集成电路是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、 电容等无源器件，按照一定的电路规则，互联“集成”在一块半导体晶体片上，封装一个外 壳内，执行特定的电路或系统功能。 半导体集成电路的分类方法有哪些？ 1.按照电路处理信号的方式分类为：数字集成电路、模拟集成电路以及数模混合集成电路。 2.按照器件的类型或实现工艺分为：双极型集成电路、MOS 型集成电路、Bi-MOS 集成电路。 3.按照电路规模分为：小规模集成电路（SSI）、中规模集成电路（MSI）大规模集成电路（LSI）