以太网MII接口类型简介1
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
目录
1概述 (6)
2MII (6)
3RMII (12)
4SMII (14)
5SSMII (15)
6SSSMII(S3MII) (16)
7GMII (18)
8RGMII (20)
9SGMII (22)
10TBI (23)
11RTBI (24)
表目录
表1 MII接口信号列表 (6)
表2 RMII信号列表 (13)
表3 SMII接口信号描述 (14)
表4 SSMII接口列表 (16)
表5 SSSMII接口列表 (17)
表6 GMII接口描述 (18)
表7 RGMII接口列表 (21)
表8 RGMII接口列表 (22)
表9 TBI接口列表 (23)
表10 RTBI接口列表 (24)
以太网MII接口类型简介
关键词:以太网、MII、GMII、SMII
摘要:本文档对RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网的MAC与PHY层之间的媒介无关接口(MII)做了简要的介绍。
缩略语清单:
缩略语英文全名中文解释MII Media Independent Interface媒介无关接口
RMII reduced MII简化媒介无关接口
SMII serial MII 串行媒介无关接口
SSMII serial sync MII 串行同步媒介无关接口
S3MII SOURCE SYNCHRONOUS
源同步SMII接口
SMII (SSSMII) INTERFACE
GMII Gigabit Media Independent
千兆以太网媒体无关接口
Interface
RGMII Reduced GMII 简化千兆以太网媒介无关接口SGMII Serial GMII 串行千兆以太网媒介无关接口TBI Ten bit interface 十比特接口
RTBI Reduced TBI 简化十比特接口
1 概述
随着宽带数据业务的飞速普及,数据产品的端口速率及端口密度也大大提升,于是以太网的MAC与PHY层之间的媒介无关接口(MII)也在不断简化,推陈出新,多种多样,基于此,本文简要介绍了以太网的PHY与MAC层之间的各种接口特征,包括RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网接口。
2 MII
MII接口兼容10/100M以太网,由于占用管脚数太多,主要应用早期的设备接口中,在一般的高密度(8口)端口PHY以及MAC/switch 芯片中已经很少使用。
MII接口用4根数据线来传送数据,在传送100M数据时,时钟为25M,而在传送10M数据时,时钟降低到2.5M,这样实现了10M/100M的兼容。
图1 MII接口信号
表1 MII接口信号列表
信号I/O(以
MAC侧为
主)电平描述备
注
TX_CLK I LVTTL 发送时钟,100Mbps时为25MHz,10Mbps
时为2.5MHz
TX_ER O LVTTL 发送错误,指示发送的数据是错误的phy
可以将其丢弃
TX_EN O LVTTL 发送使能,表示当该信号有效时发送的
数据是有效的
TX_D[3:0] O LVTTL 发送数据
RX_CLK I LVTTL 接收时钟,100Mbps时为25MHz,10Mbps
时为2.5MHz
RX_ER I LVTTL 接收错误,指示发送的数据是错误的phy
可以将其丢弃
RX_DV I LVTTL 接收数据有效
RXD[3:0] I LVTTL 接收数据
CRS I LVTTL 载体检测
COL I LVTTL 冲突检测
MII时序关系如下所示在:
MII 100BASE-T时序关系:
MII 10BASE-T时序关系:
注:以上时序图均为参考BCM5221(PHY)芯片资料
3 RMII
RMII(reduced MII)接口收发的数据位宽为2bit,因此管脚数目大为减少,在高密端口PHY中应用较多,但是由于其是MAC和PHY共用一个参考时钟CLKREF,接口之间的距离不能太远。
在100M以太网速率时,信号接受端芯片在每个时钟周期都要采样一次TXD[1:0]上的数据。
在10M速率时,发送方向:PHY侧每隔10个时钟周期采样一次TXD[1:0]上的数据,而MAC层发送的每个数据会在TXD[1:0]上保留10个时钟周期。接收方向:MAC层每隔10个时钟周期采样一次RXD[1:0]上的数据,而PHY侧接收的每个数据会在RXD[1:0]上保留10个时钟周期。
图2 RMII 接口信号 表2 RMII 信号列表
信号
I/O (以MAC
侧为主)
电平 描述 备注
REFCLK O
LVTTL 参考时钟,100Mbps 时为50MHz ,10Mbps 时为5MHz TX_EN O LVTTL 发送使能,表示当该信号有效时发送的数据是有效的 TX_D[1:0] O LVTTL 发送数据
CRS_DV I LVTTL 接收数据有效及载体检测 RXD[1:0] I LVTTL 接收数据
RX_ER I
LVTTL
接收错误,指示发送的数据是错误的phy 可以将其丢弃
RMII 时序关系如下所示: