以太网MII接口类型简介1

目录
1概述 (6)
2MII (6)
3RMII (12)
4SMII (14)
5SSMII (15)
6SSSMII（S3MII） (16)
7GMII (18)
8RGMII (20)
9SGMII (22)
10TBI (23)
11RTBI (24)
表目录
表1 MII接口信号列表 (6)
表2 RMII信号列表 (13)
表3 SMII接口信号描述 (14)
表4 SSMII接口列表 (16)
表5 SSSMII接口列表 (17)
表6 GMII接口描述 (18)
表7 RGMII接口列表 (21)
表8 RGMII接口列表 (22)
表9 TBI接口列表 (23)
表10 RTBI接口列表 (24)
以太网MII接口类型简介
关键词：以太网、MII、GMII、SMII
摘要：本文档对RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网的MAC与PHY层之间的媒介无关接口（MII）做了简要的介绍。

缩略语清单：
缩略语英文全名中文解释MII Media Independent Interface媒介无关接口
RMII reduced MII简化媒介无关接口
SMII serial MII 串行媒介无关接口
SSMII serial sync MII 串行同步媒介无关接口
S3MII SOURCE SYNCHRONOUS
源同步SMII接口
SMII (SSSMII) INTERFACE
GMII Gigabit Media Independent
千兆以太网媒体无关接口
Interface
RGMII Reduced GMII 简化千兆以太网媒介无关接口SGMII Serial GMII 串行千兆以太网媒介无关接口TBI Ten bit interface 十比特接口
RTBI Reduced TBI 简化十比特接口
1 概述
随着宽带数据业务的飞速普及，数据产品的端口速率及端口密度也大大提升，于是以太网的MAC与PHY层之间的媒介无关接口（MII）也在不断简化，推陈出新，多种多样，基于此，本文简要介绍了以太网的PHY与MAC层之间的各种接口特征，包括RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网接口。

2 MII
MII接口兼容10/100M以太网，由于占用管脚数太多，主要应用早期的设备接口中，在一般的高密度（8口）端口PHY以及MAC/switch 芯片中已经很少使用。

MII接口用4根数据线来传送数据，在传送100M数据时，时钟为25M，而在传送10M数据时，时钟降低到2.5M，这样实现了10M/100M的兼容。

图1 MII接口信号
表1 MII接口信号列表
信号I/O（以
MAC侧为
主）电平描述备
注
TX_CLK I LVTTL 发送时钟，100Mbps时为25MHz，10Mbps
时为2.5MHz
TX_ER O LVTTL 发送错误，指示发送的数据是错误的phy
可以将其丢弃
TX_EN O LVTTL 发送使能，表示当该信号有效时发送的
数据是有效的
TX_D[3:0] O LVTTL 发送数据
RX_CLK I LVTTL 接收时钟，100Mbps时为25MHz，10Mbps
时为2.5MHz
RX_ER I LVTTL 接收错误，指示发送的数据是错误的phy
可以将其丢弃
RX_DV I LVTTL 接收数据有效
RXD[3:0] I LVTTL 接收数据
CRS I LVTTL 载体检测
COL I LVTTL 冲突检测
MII时序关系如下所示在：
MII 100BASE-T时序关系：
MII 10BASE-T时序关系：
注：以上时序图均为参考BCM5221（PHY）芯片资料
3 RMII
RMII(reduced MII)接口收发的数据位宽为2bit，因此管脚数目大为减少，在高密端口PHY中应用较多，但是由于其是MAC和PHY共用一个参考时钟CLKREF，接口之间的距离不能太远。

在100M以太网速率时，信号接受端芯片在每个时钟周期都要采样一次TXD[1:0]上的数据。

在10M速率时，发送方向：PHY侧每隔10个时钟周期采样一次TXD[1:0]上的数据，而MAC层发送的每个数据会在TXD[1:0]上保留10个时钟周期。

接收方向：MAC层每隔10个时钟周期采样一次RXD[1:0]上的数据，而PHY侧接收的每个数据会在RXD[1:0]上保留10个时钟周期。

图2 RMII 接口信号 表2 RMII 信号列表
信号
I/O （以MAC
侧为主）
电平 描述 备注
REFCLK O
LVTTL 参考时钟，100Mbps 时为50MHz ，10Mbps 时为5MHz TX_EN O LVTTL 发送使能，表示当该信号有效时发送的数据是有效的 TX_D[1:0] O LVTTL 发送数据
CRS_DV I LVTTL 接收数据有效及载体检测 RXD[1:0] I LVTTL 接收数据
RX_ER I
LVTTL
接收错误，指示发送的数据是错误的phy 可以将其丢弃
RMII 时序关系如下所示：
注：以上时序图均为参考BCM5221（PHY）芯片资料
4 SMII
SMII(serial MII)接口是由Cisco公司提出的，通过加大时钟的采样频率，时钟由2.5MHz/25MHz 变为125MHz，减少了MII接口的负载度，减少了芯片引脚。

它的收发数据位宽为1bit，另外还有参考时钟和同步信号，相对于RMII管脚更少，但依然是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；由于无论十发送还是接收数据同步信号和时钟只有一个，这对布线要求严格，要求4个信号间的延时不能太大。

SYNC是数据收发的同步信号，每10个时钟周期置1次高电平，指示同步。

TXD和RXD上收发的数据和控制信息，每10个比特一组，以SYNC为高电平来指示一组数据的开始。

在SYNC变高后的10个时钟周期内连续传送一组（10bit）数据。

TXD上依次输出TX_ER、TX_EN、TXD[0:7]。

RXD 上依次输出CRS、RX_DV、RXD[0:7]，其中RXD[0:7]的含义则与RX_DV有关，当RX_DV为有效时（为高时），RXD[0:7] 上为物理层接收的数据，当RX_DV为无效时（为低时），RXD[0:7]上的数据反映的是物理层状态的信息。

在100M以太网速率时，数据线上每一组的内容都是变换的，信号接受端按照时钟正常采样就可，在10M速率时，每一组的数据则要重复10次，接受端芯片采样任何一组都可以。

图3 SMII接口信号
表3 SMII接口信号描述
电平描述备注信号I/O（以MAC侧
为主）
REFCLK O LVTTL 参考时钟，100Mbps时为125MHz，
10Mbps时为25MHz
TX_D O LVTTL 发送数据
RX_D I LVTTL 接收数据
SYNC O LVTTL 同步信号
REFCLK O LVTTL 参考时钟，100Mbps时为125MHz，
10Mbps时为25MHz
TX_D O LVTTL 发送数据
SMII时序关系如下所示在：
注：以上时序图均为参考BCM5248（PHY）芯片资料
5 SSMII
SSMII(serial sync MII)与SMII类似，只是收发采用单独的时钟和同步信号，虽然又多了两个管脚，但是由于其收发具有独立的随路时钟和同步信号，接口之间的传输距离可以更远；
图4 SSMII接口
表4 SSMII接口列表
电平描述备注信号I/O（以MAC侧
为主）
TX_D O LVTTL 发送数据
TX_CLK O LVTTL 发送时钟
O LVTTL 发送同步
TX_SYN
C
RX_D I LVTTL 接收数据
SYNC I LVTTL 接收同步
RX_CLK I LVTTL 接收时钟
6 SSSMII（S3MII）
SSSMII(SOURCE SYNCHRONOUS SMII)接口的数据线与SMII等同；区别在于S3MII接口的发送数据和接收数据不是共用一个时钟和同步信号，而是分别提供各自的信号。

MAC和PHY谁发送数据，谁提供同步信号。

由于以上原因S3MII信号不受同步信号的限制，只要芯片驱动能力够，就可以传送较远的距离，不受结构设计的影响。

图5 SSSMII接口
表5SSSMII接口列表
电平描述备注信号I/O（以MAC侧
为主）
TX_D O LVTTL 发送数据
TX_CLK O LVTTL 发送时钟
O LVTTL 发送同步
TX_SYN
C
RX_D I LVTTL 接收数据
SYNC I LVTTL 接收同步
RX_CLK I LVTTL 接收时钟
SSSMII时序关系如下所示在：
7 GMII
GMII（Gigabit MII）GMII接口都可以向下兼容MII 接口，数据位宽8bit，共使用了24个管脚，
类似于FE接口中的MII，在高密器件中一般不会使用。

GMII接口是1000M速率接口。

图6 GMII接口
表6 GMII接口描述
信号I/O（以
电平描述备注MAC侧
为主）
GTX_CLK O LVTTL GMII接口发送时钟，125MHz，同步发送数据
可选
与控制信号，MII不使用
TX_CLK I LVTTL 发送时钟，MII为25MHz，10M MII为2.5MHz，
可选
GMII不使用
TX_ER O LVTTL 发送错误指示信号
TX_EN O LVTTL 发送使能
TXD[7:0] O LVTTL 发送数据，MII只使用[3:0]
RX_CLK I LVTTL 接收时钟，GMII为125MHz，FE MII为25MHz，
10M MII为2.5MHz
RXER I LVTTL 接收错误指示信号
RX_DV I LVTTL 接收数据有效信号
RXD[7:0] I LVTTL 接收数据信号,MII只使用[3:0]
CRS I LVTTL 载体检测
COL I LVTTL 冲突检测
这些信号的功能、时序关系与MII接口基本一致，仅仅数据位数增加，时钟频率为125M。

GMII时序关系如下所示在：
注：以上时序图均为参考BCM5464（PHY ）芯片资料
8 RGMII
RGMII（Reduced GMII）接口是一种精简的GMII接口，通过参考时钟的上下降沿都采样数据方式，实现精简数据线和控制线的数量，可以将GMII接口的24根精简到12根。

RGMII接口支持千兆（参考时钟为125MHz）也支持百兆（参考时钟为25MHz）、甚至十兆（参考时钟为2.5MHz）。

图7 RGMII接口
表7 RGMII接口列表
电平描述备注信号I/O（以
MAC侧
为主）
TX_CLK O LVTTL 发送时钟，125MHz，上升下降沿采样
TX_EN O LVTTL 发送使能
TD[3:0] O LVTTL 发送数据
RX_CLK I LVTTL 接收时钟，125MHz，上升下降沿采样
RX_DV I LVTTL 接收数据有效
RD[3:0] I LVTTL 接收数据
RGMII时序关系如下所示在：
注：以上时序图均为参考BCM5464（PHY）芯片资料
9 SGMII
SGMII（Serial GMII）接口只有收发数据信号各一及一个接收时钟可选，信号速率较高，因此所有数据和时钟采用差分信号，如果MAC和PHY芯片都带时钟，则可以不需要单独的时钟信号，只需收发各一对差分信号即可，其采用625MHZ时钟。

图1 RGMII接口
表8 RGMII接口列表
电平描述备注信号I/O（以
MAC侧
为主）
RXD+/- I LVPECL 接收数据
RCLK+/- I LVPECL 接收时钟，主要用于MAC没有接口时钟
可选
的情况下
TXD+/- O LVPECL 发送数据
10 TBI
TBI（Ten bit interface）接口数据位宽10bit，相对于GMII接口的主要区别在于8B/10B的编解码，如果采用GMII 接口则编解码功能需要由PHY完成，如果是TBI接口则在MAC部分完成，其需要24个管脚，一般与GMII接口共享管脚。

TBI接口也是1000M接口，包括发送、接收信号：
发送：TXD[9:0]、TX_CLK
接收：RXD[9:0]、RX_CLK[0]、RX_CLK[1]
注意：RX_CLK[0]和RX_CLK[1]是从接收数据中恢复的半频时钟，62.5M。

RX_CLK[0]对应奇数编号的代码分组，RX_CLK[1]相对RX_CLK[0]有180°相位偏移。

在两组时钟的上升沿都对数据进行采样。

图2 TBI接口
表9 TBI接口列表
电平描述备注信号I/O（以
MAC侧
为主）
GTX_CLK O LVTTL 发送时钟
TX_CLK I LVTTL 发送参考时钟输入
TX_ER O LVTTL 发送错误指示
TX_EN O LVTTL 发送使能，表示发送的数据是有效的
TXD[9:0] O LVTTL 发送数据
RX_CLK+/- I LVTTL 接收时钟
RX_ER I LVTTL 接收数据错误指示
RX_DV I LVTTL 接收数据有效指示
CRS I LVTTL 载体检测，检测载体上面是否有数据流
11 RTBI
RTBI（Reduced TBI）接口数据位宽5bit，其它与TBI接口类似，时钟为125MHZ。

图3 RTBI接口
表10 RTBI接口列表
电平描述备注信号I/O（以
MAC侧
为主）
GTX_CLK O LVTTL 发送时钟
TX_EN O LVTTL 发送使能
TXD[4:0] O LVTTL 发送数据
RX_CLK I LVTTL 接收时钟
RX_DV I LVTTL 接收数据有效
RXD[4:0] I LVTTL 接收数据。