LDO测试原理解析

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

LDO測試原理解析

GTM

By Antly_Law

LDO內容

●LDO說明

●LDO基本原理●主要參數

●Power驗證線路●習題

LDO說明

●LDO 是一种线性稳压器其英文全稱為Low Drop Out(LDO) Linear

Voltage Regulators。

●线性稳压器使用在其线性区域内运行的晶体管或FET,从应用的输入电

压中减去超额的电压,产生经过调节的输出电压。所谓压降电压,是指稳压器将输出电压维持在其额定值上下100mV 之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO(低压降)稳压器通常使用功率晶体管(也称为传递设备)作为PNP。这种晶体管允许饱和,所以稳压器可以有一个非常低的压降电压,通常为200mV 左右;与之相比,使用NPN 复合电源晶体管的传统线性稳压器的压降为2V 左右。负输出LDO 使用NPN 作为它的传递设备,其运行模式与正输出LDO 的PNP 设备类似

請參閱:/view/47e91aa1b0717fd5360cdc12.html

LDO 的基本原理

1.如下圖所示:该电路由串联调整管VT 、取样电阻R1和R2、比较放大器A 组成。

1.U-=(Vout/(R1+R2))*R2 它是取樣電壓

2.UAout=(U+ -U-)*A (注:A

為比較放大器的倍數)

3.U+ = 穩壓管的壓降,它是固定的即Uref

+

-

LDO的基本原理

2.工作原理說明:

2.1.取样电压加在比较器A的反相输入端,与加在同相输入端的基准电压

Uref相比较,两者的差值经放大器A放大后,控制串联调整管的压降,

从而稳定输出电压。

2.2.当输出电压Uout增大时,基准电压与取样电压的差值增大,經比較

器A放大后,使Ub和ic減小,串联调整管Uce增大,使輸出电压降低,

從而維持Uo基本不變.

這個過程可以看成是Uo上升,U-上升,Ub下降,ic下降,Uce上升,

Uo下降.

LDO的主要參數

●输出电压(Output Voltage)

●最大输出电流(Maximum Output Current)●输入输出电压差(Dropout Voltage)

●靜態电流(Ground Pin Current)

●负载调整率(Load Regulation)

●线性调整率(Line Regulation)

●电源抑制比(PSRR)

LDO的主要參數_Vout

输出电压(Output Voltage) :分為FIX和ADJ兩種其測試線路如下:

依上述線路接法,量測V o的電壓

LDO的主要參數_ICL

●最大输出电流(Maximum Output Current)

●通常,输出电流越大的稳压器成本越高

●測試時,Iout已Step方式遞增,監測Vout,當Vout=0

時,返回Iout值

LDO的主要參數_Drop Voltage

输入输出电压差(Dropout Voltage)

该电压压差越低,线性稳压器的性能就越好,線路如下:

1.實際作業時,我們將Drop out算如Vin中,

看V out是否正常

2.如果要精確測試Drop out,需要掃描Vin值,

判定V out值的變化,當V out由輸出小于判定

范圍時,此時的Vin-V out值就是Drop out

LDO的主要參數_IQ

接地电流(Ground Pin Current)

接地电路IGND是指串联调整管输出电流为零时,输入电源提供的稳压器工作电流。该电流有时也称为静态电流,但是采用PNP晶体管作串联调整管元件时,这种习惯叫法是不正确的。通常较理想的低压差稳压器的接地电流很小。

減小靜態電流有助于提高LDO的

效率

LDO的主要參數_IQ

LDO的主要參數_LDR

负载调整率(Load Regulation)×负载调整率越小,说明LDO抑制负载干扰的能力越强

LDO的主要參數_LNR

线性调整率(Line Regulation)

×线性调整率越小,输入电压变化对输出电压影响越小,LDO的性能越好。

△V=兩次輸出的差從此公式可以看出:Vin每輸入

1V,Vout呈現.X%的變化

LDO的主要參數_PSRR

电源抑制比(PSRR):

×LDO的输入源往往许多干扰信号存在。PSRR反映了LDO对于这些干扰信号的抑制能力。

Power驗證(針對Vout不良)

●目前確認Low yield產品,實驗室驗證需確認Vout輕

載部分是否正常.

●驗證線路如下:

實驗室操作以現有

Power為準,

此需電子負載一臺,

Power一臺,萬用表一

臺,連接線數條

習題

●1.請寫出LDO的主要參數.

●2.請以SX-1300搭建一個測試Vout的線路

●3.請簡述一下LDO的工作原理(以Vout 降低描述LDO的調節原理)

謝謝指教

相关文档
最新文档