ch5-刘彦文-第2版-嵌入式系统原理及接口技术

嵌入式系统原理及接口技术(第2版)
16
⒍ bank6或bank7与SDRAM芯片的连接
在SDRAM芯片内部，通常分为2个体或4个体， 也用Bank表示，但与存储器的bank不同，它们 一般称为片内Bank。另外SDRAM地址还分行地 址和列地址，行地址的长度（位数）可以与列
地址的长度（位数）相等（对称地址）或不等 （非对称地址）。S3C2410A特殊功能寄存器中 允许设置列地址长度，详见5.1.4节中 BANKCON6和BANKCON7寄存器含义。
嵌入式系统原理及接口技术(第2版)
22
⑵ ROM/SRAM单个写周期
在特殊功能寄存器中设定了具体数值以后， S3C2410A发出的单个总线写周期信号定时关系 如教材中图5.10所示。
⑶ 页模式的读周期和写周期
⑷ ROM/SRAM总线读、写周期定时参数含义
在教材中图5.9和图5.10，某些定时参数的时间 长度值不能在存储器控制器特殊功能寄存器中 设置，它们的含义见教材中表5-7。而图5.9和 图5.10中另外一些定时参数的时间长度值可以 在存储器控制器特殊功能寄存器中设置，设置 方法见5.1.4节，它们的含义见教材中表5-8。
19
⒈ nXBREQ/nXBACK与其他信号之间的定时关系
嵌入式系统原理及接口技术(第2版)
20
⒉ nWAIT引脚信号对总线读写周期的影响
在5.1.4节中，通过对 BWSCON寄存器中的WS7、 WS6、… WS1设置不同的值，表示允许bank7、 bank6、… bank1使用WAIT（等待）功能与否。
表中地址总线为ADDR[26:0]，而图5.1中地址 总线为ADDR[29:0]，其中ADDR[29:27]经译码 产生nGCS[7:0]或nSCS[1:0]信号。
嵌入式系统原理及接口技术(第2版)
9
⒉ 地址总线与存储器芯片地址引脚的连接
对ROM/SRAM/SDRAM，地址总线中的
ADDR[29:27]经译码器产生nGCS[7:0]或
嵌入式系统原理及接口技术(第2版)
14
⑵ bank0使用32位数据总线与ROM芯片的连接 图5.3表示bank0与
4片ROM、数据总 线为32位时的连接。
嵌入式系统原理及接口技术(第2版)
15
⒌ bank1~bank7与SRAM芯片的连接 图5.4给出了
使用2片SRAM、 32位数据总线， 连接到bank1 的一个例子。
6
参见图5.1，图中表示bank6和bank7实际安装 的存储器容量可以各为2MB、4MB、…128MB。 因此bank6的终了地址不同，bank7的起始地址 也不同，但是要求bank6和bank7实际安装的容 量相同，详见教材中表5-1。
另外，图5.1中最上方OM[1:0]的含义，表示在 Reset期间，由于连接到S3C2410A的操作模式 输入引脚OM[1:0]逻辑电平的不同，分别表示使 用Nand Flash作为引导ROM与否，以及在不使 用Nand Flash作为引导ROM时，bank0数据总线 的宽度或测试模式，详见教材中表5-2。
·bank7开始地址和bank大小可编程；
·对SDRAM，在power-down模式，支持自己刷 新（self-refresh）模式；
·支持使用Nor/Nand Flash、EEPROM等作为引 导ROM。
S3C2410A Reset后存储空间图，见图5.1。
嵌入式系统原理及接口技术(第2版)
5
嵌入式系统原理及接口技术(第2版)
⑵ bank6使用16位数据总线与SDRAM芯片的连接
⑶ bank6使用32位数据总线与SDRAM芯片的连接
从S3C2410A送出的地址，高位部分连接到 SDRAM芯片的片内Bank选择引脚BA，具体连接 方法见教材中表5-6。
嵌入式系统原理及接口技术(第2版)
18
5.1.3 存储器总线周期举例
加电之前，bank0数据总线宽度必须通过 OM[1:0]提前设置好，只能设置为16位或32位。 另外，信号nGCS0作为bank0的选择信号。
嵌入式系统原理及接口技术(第2版)
13
⑴ bank0使用16位数据总线与ROM芯片的连接 图5.2表示bank0与
一片ROM、数据总 线为16位时的连接。
·全部可寻址空间为1GB，分为8个banks（体）， 每个bank为128MB； ·使用nGCS0~nGCS7作为对应各bank选择信号；
嵌入式系统原理及接口技术(第2版)
3
·系统支持存储器与I/O端口统一寻址，SFR Area （特殊功能寄存器区）为I/O端口寻址空间；
·bank0~bank7中每个bank的数据总线宽度单独 可编程，bank0通过编程可以设置为16/32位数 据总线，bank1~bank7通过编程可以设置成 8/16/32位数据总线；
·bank1~bank7中的每个bank的数据总线宽度 可以分别设置，可选择8位、16位或32位中的一 种，设置方法在特殊功能寄存器中讲述。
嵌入式系统原理及接口技术(第2版)
12
⒋ bank0与ROM芯片的连接
在不使用Nand Flash作为引导ROM时，参考图 5.1左半部分，使用bank0作为引导ROM区，可 以连接Nor Flash或EEPROM等。由于Nor Flash 片内带有SRAM接口，因此可以直接与存储器控 制器连接。另外，Nor Flash芯片价格比 EEPROM低，所以通常使用Nor Flash芯片较多。
该寄存器各位具体含义见教材中表5-10. ⒊ BANKCON0~BANKCON5控制寄存器
BANKCON0~BANKCON5控制寄存器具体含义见 教材中表5-11。
嵌入式系统原理及接口技术(第2版)
26
⒋ BANKCON6和BANKCON7控制寄存器
BANKCON6和BANKCON7控制寄存器具体含义 见教材中表5-12。
嵌入式系统原理及接口技术(第2版)
21
⒊ ROM/SRAM总线读、写周期定时举例
可以对存储器特殊功能寄存器设置不同的值， 改变总线读、写周期的定时关系。
⑴ ROM/SRAM单个读周期
单个读周期指S3C2410A发出一次读存储器数据 操作后，间隔一段时间再访问存储器。
在特殊功能寄存器中设定了具体数值以后， S3C2410A发出的单个总线读周期信号定时关系 如教材中图5.9所示。
嵌入式系统原理及接口技术(第2版)
来自百度文库
7
对应于图5.1左半部，在不使用Nand Flash作为 引导ROM时，需要使用bank0（nGCS0）中安装 的芯片作为引导ROM。由于在第一次访问引导 ROM前必须先确定bank0数据总线的宽度，所 以bank0的数据总线宽度要求由Reset时的 OM[1:0]引脚输入逻辑电平确定，而 bank1~bank7各个bank的数据总线宽度，可以 通过对特殊功能寄存器编程确定。
嵌入式系统原理及接口技术(第2版)
23
⒋ SDRAM总线读、写周期
SDRAM总线读、写周期在5.2.2节中与SDRAM芯 片一起介绍。
嵌入式系统原理及接口技术(第2版)
24
5.1.4 存储器控制器特殊功能寄存器
S3C2410A支持的bank7~bank0中，各个bank的 访问（access）时间的长短，均可以在特殊功 能寄存器中设置。
嵌入式系统原理及接口技术(第2版)
2
5.1 存储器控制器
5.1.1 S3C2410A与存储器相关的特性
S3C2410A存储器控制器提供了访问存储器的控 制信号，另外S3C2410A还提供了与存储器相关 的地址总线、数据总线等总线控制器信号。
S3C2410A与存储器相关的特性如下： ·通过软件选择，系统支持大/小端数据存储格式；
从S3C2410A送出的地址，高位部分连接到
SDRAM芯片的片内Bank选择引脚BA，具体连接
方法见教材中表5-6。 嵌入式系统原理及接口技术(第2版)
17
⑴ SDRAM片内Bank选择引脚与地址总线的连接
教材中表5-6给出了当S3C2410A存储器实际 bank大小不同、数据总线宽度不同、芯片容量 不同、芯片内部构成和使用的芯片数量不同时， 片内Bank选择使用的芯片引脚与高位地址总线 连接的例子。
除了bank0，bank7~bank1数据总线的宽度， 可以在特殊功能寄存器中分别设定。另外，特 殊功能寄存器中还可以设定一些其他参数。
嵌入式系统原理及接口技术(第2版)
25
⒈ 存储器控制器13个特殊功能寄存器 13个特殊功能寄存器的名称、地址与Reset值见
教材中表5-9。 ⒉ 数据总线宽度与等待状态控制寄存器
嵌入式系统原理及接口技术(第2版)
8
5.1.2 与存储器芯片连接的S3C2410A引脚信号及使用
⒈ 与存储器芯片连接的S3C2410A引脚信号
对于存储器，S3C2410A一般可以与ROM（如 Nor Flash）、SRAM和SDRAM芯片连接。 S3C2410A与存储器相关的引脚信号一般可以分 为两组，一组是S3C2410A总线控制器引脚信号， 另一组是S3C2410A存储器控制器引脚信号，分 别见教材中表5-3和5-4。
·每个bank的存储器访问周期可编程；
·支持各bank产生等待信号（nWAIT），用来扩 展总线周期；
嵌入式系统原理及接口技术(第2版)
4
·bank0~bank5可以使用ROM（含EEPROM、 Nor Flash等）和SRAM，bank6和bank7可以使 用ROM/SRAM/SDRAM；
·bank0~bank6开始地址固定，bank6的bank大 小可编程；
嵌入式系统原理及接口技术(第2版)
11
⒊ 存储器数据总线宽度的确定
S3C2410A支持8/16/32位数据总线宽度。同一 个bank的数据总线宽度必须相同，不同bank的 数据总线宽度可以不同，并且有以下特征：
·bank0在不使用Nand Flash时，数据总线宽度 可以选择16位或32位，由OM[1:0]输入引脚在 Reset时的逻辑电平决定；
第5章 存储器控制器及 Nand Flash控制器
嵌入式系统原理及接口技术(第2版)
1
本章重点:
⑴ S3C2410A与存储器相关的特性；与存储器 芯片连接的S3C2410A引脚信号；存储器总线 周期；特殊功能寄存器含义；存储器组成举例。
⑵ Nand Flash芯片工作原理；Nand Flash控 制器组成、引脚信号含义、特殊功能寄存器含 义及Nand Flash控制器与芯片连接的举例。
存储控制器有13个特殊功能寄存器，它们中的 一些寄存器，通过设置不同的值，可以允许/禁 止nWAIT；也可以改变ROM/SRAM/SDRAM的总 线读写周期的时间长度等。
另外，虽然特殊功能寄存器不能控制 nXBREQ/nXBACK的定时关系，但是也在这一节 一并给予介绍。
嵌入式系统原理及接口技术(第2版)
nSCS[1:0]信号，某一时刻只有一个信号有效。
而地址总线中的ADDR[26:0]应该与各bank的存
储器芯片对应引脚连接，但ADDR1和ADDR0在
某个bank实际使用的数据总线宽度不同的情况
下，可能不连接到存储器芯片；并且地址总线
中的ADDR[26:0]与存储器芯片地址引脚的连接
也可能不是一一对应关系，详见教材中表5-5。
在本章，地址总线中的ADDR[26:0]有时也简单
写作A[26:0]。
嵌入式系统原理及接口技术(第2版)
10
教材中表5-5中，当某bank数据总线宽度为8位 时，地址总线中的ADDR0与芯片地址引脚A0连 接，ADDR1与A1连接，依此类推，一一对应连 接。表中当某bank数据总线宽度为16位时，地 址总线中的ADDR0不与存储器芯片连接，而用 ADDR1与芯片地址引脚A0连接。表中当某bank 数据总线宽度为32位时，地址总线中的 ADDR[1:0]不与存储器芯片连接，而用ADDR2 与芯片地址引脚A0连接。
⒌ SDRAM刷新控制寄存器
SDRAM刷新控制寄存器REFRESH，通过设置不 同的值，实现对SDRAM刷新控制并确定预充电 时间，具体含义见教材中表5-13。
⒍ BANKSIZE寄存器
BANKSIZE寄存器主要用来设置bank6/7存储器
实装容量（大小）等参数，具体含义见教材中
表5-14。
嵌入式系统原理及接口技术(第2版)