第八讲：数字成型滤波器与实现

-1
0
5 10 15 20 25 30 35 40 45 50
滚 降 系 数 0.5的 升 余 弦 脉 冲 成 型 波 形 2
1
0
-1
-2
0
10
20
30
40
50
60
输入随机序列{+1，-1}通过0.5升余弦滤波器后的 脉冲成型波形
2、VHDL实现脉冲成型
在程序中，我们首先产生升wenku.baidu.com弦滤波器系数，再将 输入数据滤波输出，即可得到我们期望的滚将系数 （0.5或0.8）的升余弦信号成型波形。
＝ 0.5
0.6
0.4
＝ 1
0.2
0 / 2T / T 3/ 2T 2/ T
(a) 传递 函数
h(tP)(t) 1.0
0.5 ＝ 1 ＝ 0.5 ＝ 0
－3 －2
－1 0
1
(b) 冲激 响应
2 3 t/T
升余弦滤波器的频域传递函数及时域冲激响应
输入序列 1
0.5
0
-0.5
思考题
不同滚降系数的升余弦滤波器对系统的 影响。
第八讲 数字成型滤波器的实现
崔琳莉
主要内容
脉冲成型的理论基础； VHDL实现脉冲成型； 不同滚降系数的脉冲成型基础实验； 基于FPGA完成滚降系数的升余弦滤波器
对BPSK信号进行基带调制。
脉冲成型实验
项目需用仪器设备：
计算机、软件无线电实验箱、示波器、FPGA仿 真器、＋5V电源
0.0058 -0.0185 -0.0361 -0.0530 -0.0600 -
0.0460 0.0000 0.0852 0.2108 0.3696
0.5465 0.7202 0.8671 0.9654 1.0000
0.9654 0.8671 0.7202 0.5465 0.3696
0.2108 0.0852 0.0000 -0.0460 -0.0600
2、VHDL实现脉冲成型
我们以产生0.8滚降系数的升余弦滤波器为例， Fd＝1；Fs＝8；TYPE_FLAG 取“fir”，即 可得到49个滤波器系数：
-0.0000 -0.0012 -0.0036 -0.0064 -0.0085 -
0.0088 -0.0068 -0.0032 0.0000 -0.0000 -
1、脉冲成型的理论基础
升余弦滤波器的传递函数为 ：

1
H RC f

1 2
1

cos

2Ts
f 1
2


0
0 f 1 / 2Ts 1 / 2Ts f 1 / 2Ts
f 1 / 2Ts
• 按照以上同样的方法，观察并记录滚降系数为 0.5、0.8的升余弦滚降脉冲成型情况
实验内容2 脉冲成型扩展实验
扩展实验主要完成不同滚降系数的升余弦滤 波器对BPSK信号进行基带调制。
A、从系统平台界面程序进入―》扩展实验－》FPGA扩 展实验－》基带信号调制实验；
B、在ISE中打开FPGA_modulate工程，在 modula_main.vhd中，确定
其中， 是滚降因子，取值范围0到1。当时，升余弦
滚降滤波器对应于具有最小带宽的矩形滤波器。
滤波器的冲激响应
hRC
t


sint

/ Ts


1
c
ost / Ts 4t /2Ts
2

1、脉冲成型的理论基础
PH()(w)
＝ 0
1.0
0.8
E、打开pulse_shaping_filter.vhd文件，基于VHDL补充完成 滚降系数0.25的升余弦滤波器，实现BPSK信号的基带调制；
F、 再 次 编 译 pulse_shaping 工 程 ， 完 成后 将 bit文件 下 载 到 FPGA中。
G、再次在ARM界面中输入要被调制的数据，然后按“确认” 键，在示波器上观察输出时域波形及其频谱。
[NUM, DEN] = RCOSINE(Fd, Fs, TYPE_FLAG, R, DELAY) 其中，Fd表示数字信号频率；Fs表示滤波器采样频率，且
Fs/Fd 必须是一个正整数。TYPE_FLAG 表示设计的滤波器 的类型，可以是'iir'、'sqrt'、或者它们的组合 'iir/sqrt'，也可 以是常规类型 'normal'。 R 表示滚降系数，取值范围是[0, 1].。 DELAY表示滤波器延迟，必须为一个正整数，DELAY/Fd 可以得到以秒为单位的滤波器延迟。
1、脉冲成型的理论基础
只要把通信系统(包括发射机、信道和接收 机)的整个响应设计成在接收机端每个抽样 时刻只对当前的符号有响应，而对其他符 号的响应全等于零，那么符号间干扰ISI的 影响就能完全被抵消，即消除符号间干扰 的奈奎斯特(Nyquist) 第l准则。
1、脉冲成型的理论基础
sh(t()t)
所需主要元器件及耗材：
连接线、计算机串口连接线
实验原理
1、脉冲成型的理论基础
在现代无线通信中，由于基带信号的频谱范围都 比较宽，为了有效利用信道，在信号传输之前， 都要对信号进行频谱压缩，使其在消除码间干扰 和达到最佳检测的前提下，大大提高频带的利用 率。
奈奎斯特是第一个解决既能克服符号间干扰又保 持小的传输带宽问题的人。
Constant modulation_sel：std_logic_vector(3 downto 0)：=“0100”;
C、编译pulse_shaping工程，原程序中包含基于滚降系 数0.8的脉冲成型，完成后将bit文件下载到FPGA中 。
实验内容2 脉冲成型扩展实验
D、在ARM界面中输入要被调制的数据，然后按“确认”键， 在示波器上观察输出时域波形及其频谱。
－ 2T
－T 0 T
2T
t
无码间串扰示意图
1、脉冲成型的理论基础
在实际应用中，升余弦滤波器是运用较为广泛 的成形滤波器，因为它有如下的优点：
1）满足Nyquist第1准则； 2）可以消除理想低通滤波器设计上的困难，有一平
滑的过渡带； 3）通过引入滚降系数改变传输信号的成形波形，可
以减小抽样定时脉冲误差所带来的影响，即降低码 间干扰。
-
0.0530 -0.0361 -0.0185 -0.0058 -0.0000
0.0000 -0.0032 -0.0068 -0.0088 -0.0085 -
0.0064 -0.0036 -0.0012 -0.0000
2、VHDL实现脉冲成型
2）将升余弦滤波器系数转换为VHDL数组
假定VHDL中的滤波器系数数组大小为33. 我们可取滤波器对应的单位冲激响应正负两个
第二零点之间的33个样本（9～41，包括左右 两个0），然后进行幅值放大（如这里调整为 原始系数*100）并取为整数 ，最后再转换为 二进制数，就得到一个包含33个10bit的向量的 数组，由此来近似FIR形式的升余弦滚降滤波 器。
注意，这里将滤波器系数用二进制的补码表示。
2、VHDL实现脉冲成型
实验内容
（1）脉冲成型基础验证实验；观察不同滚降 系数的脉冲成型信号的时域波形及频谱；
（2）脉冲成型扩展实验：基于FPGA完成滚 降系数的升余弦滤波器对BPSK信号进行基 带调制。
实验内容1 脉冲成型基础实验
1）启动软件无线电实验平台－－》基础实验－－》 脉冲成型实验
2）选择“1”进入半正弦脉冲成形仿真实验窗。 3）按照软件无线电实验平台界面的提示进行后续
3）将信号滤波输出，即得到脉冲成型信号
脉冲成形的过程，其实就是输入数据din和升 余弦滚将滤波器的时域响应进行卷积的过程。
在程序中，我们对于每一次的输入din，在经 过和滤波器系数filter_coef（长度为10bit） 卷积后，都会得到一个对应的输出 filter_dout（长度为10bit）。
这里重点介绍如何生成各种滚降系数的升余弦滤波 器系数。 1）利用MATLAB生成升余弦滚降滤波器系数 2）将升余弦滤波器系数转换为VHDL数组 3）将信号滤波输出，即得到脉冲成型信号
2、VHDL实现脉冲成型
1）利用MATLAB生成升余弦滚降滤波器系数
在MATLAB中，可以利用函数rcosine得到升余弦滤 波器系数
操作，将示波器分别观测实验平台TXI和TXQ端口， 通过示波器观察输出波形和频谱。 4）根据示波器上产生波形的频谱图，观察并记录 该发送波形的频谱特征
实验内容1 脉冲成型基础实验
4）根据示波器上产生波形的频谱图，观察 并记录该发送波形的频谱特征
主瓣过零点带宽 (dB)
主瓣与第一旁瓣增益差(dB)
第一旁瓣带宽 (dB)