第6章VHDL设计应用实例2PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
16
七段显示译码设计文件（续）：
Fra Baidu bibliotek17
仿真结果（清零）：
18
仿真结果（全程）：
19
仿真结果（1小时处）：
20
仿真结果（零点处）：
21
具有小时、分钟调节功能的顶层设计图：
22
分钟调节仿真结果：
23
小时调节仿真结果：
24
例13 信号发生器设计
输出：递增斜波、递减斜波、三角波、递增 阶梯波
方式：PLD（FPGA）+ D/A 用PLD器件产生四种循环变化的数据 量（8位）：
1. 0 ~ 255循环加法计数； 2. 255 ~ 0循环减法计数； 3. 0 ~ 255 ~ 0循环加减法计数； 4. 20H，40H，60，80H，A0H，C0H，E0H
八进制计数。
25
26
27
28
仿真波形如下：第一种：递增斜波
29
第二种：递减斜波
30
第三种波形：三角波
31
第四种波形：递增梯形波
32
例14 正弦波形及任意波形发生器
将一个周期的正弦波（或任意波形）分为64个点，对应波形 的最大值为255，最小值为0（8位数宽）。 输出频率为：f°/64
33
34
35
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
6
分计数设计文件：
7
分计数设计文件（续）：
8
分计数设计文件（续）：
9
小时计数设计文件：
10
小时计数设计文件（续）：
11
小时计数设计文件（续）：
12
扫描 6选 1 多路器设计文件：
13
扫描 6 选 1 多路器设计文件（续）：
14
扫描 6 选 1 多路器设计文件（续）：
15
七段显示译码设计文件：
例12 数字钟设计及显示
设计要求： 1、具有时、分、秒，计数及数码管 显示功能，以 24 小时循环计时。 2、具有清零，调节小时、分钟功能。
1
实验系统箱中8位数码管的连接关系：
7seg[6..0] 选择信号 sel[2..0]
2
顶层设计文件：
3
秒计数设计文件：
4
秒计数设计文件（续）：
5
秒计数设计文件（续）：
You Know, The More Powerful You Will Be
谢谢你的到来
学习并没有结束，希望大家继续努力
Learning Is Not Over. I Hope You Will Continue To Work Hard
演讲人：XXXXXX 时 间：XX年XX月XX日
七段显示译码设计文件（续）：
Fra Baidu bibliotek17
仿真结果（清零）：
18
仿真结果（全程）：
19
仿真结果（1小时处）：
20
仿真结果（零点处）：
21
具有小时、分钟调节功能的顶层设计图：
22
分钟调节仿真结果：
23
小时调节仿真结果：
24
例13 信号发生器设计
输出：递增斜波、递减斜波、三角波、递增 阶梯波
方式：PLD（FPGA）+ D/A 用PLD器件产生四种循环变化的数据 量（8位）：
1. 0 ~ 255循环加法计数； 2. 255 ~ 0循环减法计数； 3. 0 ~ 255 ~ 0循环加减法计数； 4. 20H，40H，60，80H，A0H，C0H，E0H
八进制计数。
25
26
27
28
仿真波形如下：第一种：递增斜波
29
第二种：递减斜波
30
第三种波形：三角波
31
第四种波形：递增梯形波
32
例14 正弦波形及任意波形发生器
将一个周期的正弦波（或任意波形）分为64个点，对应波形 的最大值为255，最小值为0（8位数宽）。 输出频率为：f°/64
33
34
35
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
6
分计数设计文件：
7
分计数设计文件（续）：
8
分计数设计文件（续）：
9
小时计数设计文件：
10
小时计数设计文件（续）：
11
小时计数设计文件（续）：
12
扫描 6选 1 多路器设计文件：
13
扫描 6 选 1 多路器设计文件（续）：
14
扫描 6 选 1 多路器设计文件（续）：
15
七段显示译码设计文件：
例12 数字钟设计及显示
设计要求： 1、具有时、分、秒，计数及数码管 显示功能，以 24 小时循环计时。 2、具有清零，调节小时、分钟功能。
1
实验系统箱中8位数码管的连接关系：
7seg[6..0] 选择信号 sel[2..0]
2
顶层设计文件：
3
秒计数设计文件：
4
秒计数设计文件（续）：
5
秒计数设计文件（续）：
You Know, The More Powerful You Will Be
谢谢你的到来
学习并没有结束，希望大家继续努力
Learning Is Not Over. I Hope You Will Continue To Work Hard
演讲人：XXXXXX 时 间：XX年XX月XX日