浙大沈继忠数电考研的复习课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字系统设计基础
期末总结
第一章 数值与编码
1. 2，10，8，16进制互换 2. 原码，反码，补码 3. 常用编码
第二章 布尔代数
1. 2. 3. 4. 5. 6. 基本运算：与，或，非 与非，或非，异或，同或 代数定律：展开，反演，对偶 化简：代数化简公式 完备集 规范展开：最小项 ∑ mi
最大项
1. 施密特触发器及其应用 2. 单稳态触发器
微分型，积分型，集成单稳态触发器的功能和应用
2. 多谐振荡器（对称式，非对称式，环形振荡器，石英
振荡器）
3. 555定时器及其应用
第十一章 A/D与D/A转换 A/D D/A
考试
时间：2006年1月14日上午 8:00－10:00 地点：东1B－310
第四章 用SSI设计组合电路
1. 组合电路基本概念 2. 组合电路设计、分析 3. 竞争冒险判别、消除
第五章 常用组合电路与MSI应用
1. 常用组合电路：
编码器，优先编码器 译码器 数据选择器（MUX） 全加器、比较器 ROM、PLA
2. 用MSI设计组合电路（含分析）
用译码器及门电路设计一般组合电路 用数据选择器设计组合电路
2
n
第八章 MSI时序部件及其应用
1. 寄存器，移位寄存器，74LS194A 2. 计数器，74LS160，74LS161 3. 用MSI设计、分析时序电路
用计数型MSI设计
计数器 控制器
4. 序列信号发生器
1）计数器＋MUX 2）伪随机序列信号发生器
第九章
FPGA 与 VERILOG HDL
第十章 脉冲电路
N个地址设计
n+1变量函数 n+1变量函数 n变量函数
wk.baidu.com
3. MSI扩展：链型，树型
第六章 时序电路设计与触发器
1. 时序电路基本概念 2. 时序电路功能描述：状态表，状态图 3. D、T、JK触发器功能
维持阻塞型 ↑
1）时钟触发要求
主从型
边沿型
↓
↓
2）预置端( S D , RD , 有的书上CLR , PRESET ) 3）激励表 4）次态方程（状态方程）
∏M
i
7. K图及用K图化简 8. 有无关项
无定义（约束项） 任意项
的K图化简
第三章 门电路
1. TTL、COMS门电路逻辑功能分析 2. TTL、COMS输入、输出特性及等效电路 3. 扇入、扇出概念
1. OC门、三态门特点，门电路线接
4. 门电路符号（国家标准，国际通用符号） 5. 门电路上接、下接电阻限制
4. 时序波形图 5. 触发器各信号时间要求 6. 触发器互换（实质是时序电路设计） 7. RAM，ROM原理
第七章 应用SSI的时序电路 设计与分析
1. 原始状态表，状态图建立 2. 状态化简与分配 3. 同步时序电路设计与分析 4. 进制异步计数器
5. 反馈式计数器设计与分析 6. 移位寄存器
答疑
时间：2006年1月13日 下午 2:00－4:30 地点：西2－309
内容： 数字电路（含A/D，D/A)：75％ 脉冲电路：15％ Verilog HDL：10％
宠辱不惊 去留无意
闲看庭前花开花落 漫随天边云卷云舒
Thank you！
期末总结
第一章 数值与编码
1. 2，10，8，16进制互换 2. 原码，反码，补码 3. 常用编码
第二章 布尔代数
1. 2. 3. 4. 5. 6. 基本运算：与，或，非 与非，或非，异或，同或 代数定律：展开，反演，对偶 化简：代数化简公式 完备集 规范展开：最小项 ∑ mi
最大项
1. 施密特触发器及其应用 2. 单稳态触发器
微分型，积分型，集成单稳态触发器的功能和应用
2. 多谐振荡器（对称式，非对称式，环形振荡器，石英
振荡器）
3. 555定时器及其应用
第十一章 A/D与D/A转换 A/D D/A
考试
时间：2006年1月14日上午 8:00－10:00 地点：东1B－310
第四章 用SSI设计组合电路
1. 组合电路基本概念 2. 组合电路设计、分析 3. 竞争冒险判别、消除
第五章 常用组合电路与MSI应用
1. 常用组合电路：
编码器，优先编码器 译码器 数据选择器（MUX） 全加器、比较器 ROM、PLA
2. 用MSI设计组合电路（含分析）
用译码器及门电路设计一般组合电路 用数据选择器设计组合电路
2
n
第八章 MSI时序部件及其应用
1. 寄存器，移位寄存器，74LS194A 2. 计数器，74LS160，74LS161 3. 用MSI设计、分析时序电路
用计数型MSI设计
计数器 控制器
4. 序列信号发生器
1）计数器＋MUX 2）伪随机序列信号发生器
第九章
FPGA 与 VERILOG HDL
第十章 脉冲电路
N个地址设计
n+1变量函数 n+1变量函数 n变量函数
wk.baidu.com
3. MSI扩展：链型，树型
第六章 时序电路设计与触发器
1. 时序电路基本概念 2. 时序电路功能描述：状态表，状态图 3. D、T、JK触发器功能
维持阻塞型 ↑
1）时钟触发要求
主从型
边沿型
↓
↓
2）预置端( S D , RD , 有的书上CLR , PRESET ) 3）激励表 4）次态方程（状态方程）
∏M
i
7. K图及用K图化简 8. 有无关项
无定义（约束项） 任意项
的K图化简
第三章 门电路
1. TTL、COMS门电路逻辑功能分析 2. TTL、COMS输入、输出特性及等效电路 3. 扇入、扇出概念
1. OC门、三态门特点，门电路线接
4. 门电路符号（国家标准，国际通用符号） 5. 门电路上接、下接电阻限制
4. 时序波形图 5. 触发器各信号时间要求 6. 触发器互换（实质是时序电路设计） 7. RAM，ROM原理
第七章 应用SSI的时序电路 设计与分析
1. 原始状态表，状态图建立 2. 状态化简与分配 3. 同步时序电路设计与分析 4. 进制异步计数器
5. 反馈式计数器设计与分析 6. 移位寄存器
答疑
时间：2006年1月13日 下午 2:00－4:30 地点：西2－309
内容： 数字电路（含A/D，D/A)：75％ 脉冲电路：15％ Verilog HDL：10％
宠辱不惊 去留无意
闲看庭前花开花落 漫随天边云卷云舒
Thank you！