计算机组成原理试题及答案

计算机组成原理试题

一、填空题

1． A 和 B 都存放在存储器中，计算机的 C 能自动识别它们。

2．有些计算机将一部分软件永恒地存于只读存储器中，称之为 A 。

3．设机器数补码字长为8位（含1位符号位），若机器数为FEH（十六进制），等价的十进制整数为 A 。

4．RISC的英文全名是 A ，CISC的英文全名是 B 。

5．先行进位是指 A 。

6．在多体（多模块）交叉存储器中，按地址的 A 部分来选择分体，其目的是 B 。

7．主存、Cache、通用寄存器、磁盘和磁带都可以用来存储信息，按存取时间由快至慢排列，其顺序是 A 。

8．组合逻辑控制器中，微操作控制信号由 A 、 B 、和 C 决定。

9．程序中断方式和DMA方式中都有中断请求，但 A 不同。

二、判断题

1．运算器中的累加器既有寄存器的功能，又有加法器的功能。

2．DRAM存储器由于需要刷新，所以其功耗大于SRAM。

3．无论是硬布线设计控制器还是微程序设计控制器，都使用微命令、微操作的概念。

4．中断响应周期中，关中断及保护硬现场的工作由硬件完成的目的是为了得到尽可能快的响应速度。

5．计算机中采用浮点数表示的目的是扩大表数范围，而一个浮点数是由两个定点数来表示的。6．磁盘存储器中，一个记录面上各个磁道是一组记录密度相同的同心圆。

7．双端口存储器之所以能进行高速读写，是因为采用了两套相互独立的读写电路。

8．磁盘存储器适宜连接到字节多路通道。

9．某计算机的主频最快，则它的速度也就最快。

10．主存中存放程序和数据，控存中存放微程序和数据。

三、简要回答下列问题

1．Cache的命中率与哪些因素有关？简要说明它们对命中率的影响情况。

2．微程序控制器与组合逻辑控制器相比较的主要优缺点是什么？

3．某CPU指令周期有4个机器周期：取指、间址、执行和中断。组合逻辑实现时，可用两个1位的时序标志来指定当前所处机器周期。为什么微程序控制器不需要这些标志？

4．在包含DMA模块的系统中，处理器存取主存储器的优先级与DMA存取主存储器的优先级一般来说哪个高？为什么？

四、某CPU有16条地址线（A15~A0）和8条数据线（D7~D0）。从0地址开始已有40KB内存，现要在40KB地址空间之后再增加8KB地址连续的RAM。若用4K X 4位的SRAM芯片来扩充，试设计CPU与8KB SRAM的连接图（片选CS*低电平有效，WE*低电平写/高电平读）。

五、某计算机的中断系统有5个中断级，其硬件排队的优先顺序由高到低为I0>I1>I2>I3>I4。为了改变中断处理的优先次序，将各级中断的屏蔽码重新设置如下表所示，表中，“0””表示屏蔽。问：1“表示开放，

改变后的中断处理次序是怎样的？）（1三级中断请I2I1和T1时刻，同时出现了I0、（2）如果在CPU执行用户程序的级的中断服务程序的过程中的I2CPU为此进行中断处理执行到求，而当两级中断请求；请按屏蔽字所确定的改变I4I3和T2时刻，又同时出现了（要求在图中时间运行程序的轨迹在下图中画出CPU后的中断处理次序，。T2的时刻点）轴上标示出T1和

程序级屏蔽字CPU

I0 I1 I2 I3 I4

I0 1 0 0 1 1 I4

I1 1 1 0 1 1 I3

I2 1 1 1 1 1 I2

I3 0 0 0 1 0 I1

I4 0 0 0 1 1 I0

用户程序0 0 0 0 0 用户

时间t

第五题表各级程序的中断屏蔽字第五题图

六、为一个磁盘系统定义如下参数：

Ts=找道时间——磁头定位在磁道上的平均时间；

r=磁盘的旋转速度，单位：转/秒；

n=每个扇区的位数；

N=一个磁道的容量，单位：位；

T=存取一个扇区的时间，单位：秒。A请推导T作为其他参数函数的关系式。A七、某模型机CPU有8个通用寄存器R0~R7，请问除了它们之外，按一般CPU组成，该CPU中至少还应该有哪些寄存器？写出它们的英文缩写名及对应的汉语名称。该CPU的ALU有16种算术运算功能和16种逻辑运算功能，ALU的输入端有两个输入暂存器，输出端的移位器有8种操作（如上运算功能与移位操作不需一一具体定义）。上述所有组件都与一个CPU内部总线相连。要求：（1）画出由上述组件及主存储器构成的模型机框图，图中要表示出数据通路的方向；

（2）设计一种微指令格式能指定此CPU的各种微操作（忽略顺序控制字段）；

（3）按（1）的通路及（2）的微指令格式，写出取指令机器周期的微指令代码（二进制码点）。

参考答案

一。

1. A、B（无顺序）：程序、数据；C：控制器。

2．A：固件。

3．A：-2。

4．A：Reduced Instruction Set Computer；B：Complex Instruction Set Computer。在若干个全加器（FA）构成的加法逻辑中，先并行生成全部低位进5．A：位（各级进位位的值），然后求和的逻辑称为先行进位即CLA。6．-7-7-7-（1-2）~1-2 ；B：-1~1-2。7．A

通用寄存器、Cache、主存、磁盘、磁带。8．A、B、C（无顺序）：指令信息、时序信息、状态条件（反馈）信息。9．A：一条指令执行结束。

二。

2．运算器中的累加器既有寄存器的功能，又有加法器的功能。（错）3．DRAM存储器由于需要刷新，所以其功耗大于SRAM。（错）

4．无论是硬布线设计控制器还是微程序设计控制器，都使用微命令、微操作的概念。（对）

5．中断响应周期中，关中断及保护硬现场的工作由硬件完成的目的是为了得到尽可能快的响应速度。（错）

6．计算机中采用浮点数表示的目的是扩大表数范围，而一个浮点数是由两个定点数来表示的。（对）

7．磁盘存储器中，一个记录面上各个磁道是一组记录密度相同的同心圆。（错）8．双端口存储器之所以能进行高速读写，是因为采用了两套相互独立的读写电路。（对）

9．Cache组相联映射的块冲突率比直接映射的高。（错）

10．某计算机的主频最快，则它的速度也就最快。（错）

11．主存中存放程序和数据，控存中存放微程序和数据。（错）

以上每小题1分。

三。简答题:

1. (4分)Cache的命中率与哪些因素有关?

答: Cache的命中率与——

Cache的容量（1分）、

块的大小（1分）、

映射方式（1分）、

替换算法（1分）有关

2. （4分）微程序控制器与组合逻辑控制器相比较的主要优缺点是什么？

从以下四点比较，各点为1分的得分点——