脉冲分频信号产生器.

沈阳航空航天大学
课程设计
（说明书）
脉冲分频信号产生器设计
班级24020103
学号2012040201131
学生姓名郁健
指导教师关庆阳
沈阳航空航天大学
课程设计任务书
课程名称电子技术综合课程设计____ 课程设计题目脉冲分频信号产生器
课程设计的内容及要求：
一、设计说明与技术指标
设计一个脉冲分频信号产生器，技术指标如下：
①能够输出1KHz脉冲信号；
②能够输出10KHz脉冲信号；
③能够输出100Hz脉冲信号；
二、设计要求
1．在选择器件时，应考虑成本。

2．根据技术指标，通过分析计算确定电路和元器件参数。

3．画出电路原理图（元器件标准化，电路图规范化）。

三、实验要求
1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。

2．进行实验数据处理和分析。

四、推荐参考资料
1. 童诗白，华成英主编．模拟电子技术基础．[M]北京：高等教育出版社，2006年
五、按照要求撰写课程设计报告
成绩评定表：
序号评定项目评分成绩
1 设计方案正确，具有可行性，创新性（15分）
2 设计结果可信（例如：系统分析、仿真结果）（15分）
3 态度认真，遵守纪律（15分）
4 设计报告的规范化、参考文献充分（不少于5篇）（25分）
5 答辩（30分）
总分
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
2015 年01 月14日
一、概述
该脉冲分频信号产生器可以实现10KHZ 、1KHZ 、100HZ 三路频率输出，电路结构相对简单，输出频率相对稳定，且能够有效的实现频率间的转变，具有节能，经济，功能具备的特点。

二、方案论证
设计一个脉冲分频信号产生器，技术指标如下： ①能够输出1KHz 脉冲信号； ②能够输出10KHz 脉冲信号； ③能够输出100Hz 脉冲信号； 方案一：
方案一原理框图如图1所示。

降频 降频
图1 方案一脉冲分频电路的原理框图
方案二：
方案二原理框图如图2所示。

升频 降频
图2 方案二脉冲分频电路的原理框图
由555定时器组成的多谐振荡器产生频率为10KHZ 的脉冲信号
由74LS160组成的十分频电
路 由74LS160组成的十分频电路
输出 1KHZ 输出 100HZ 输出 10KHZ
由555定时器组成的多谐振
荡器产生频率
为1KHZ 的脉冲信号 锁相环升频 74LS160降频 输出10KHZ
输出100HZ
输出1KHZ
本设计采用的是方案一，555构成的多谐振荡器电路较容易实现10KHZ的脉冲，由10KHZ的脉冲依次降频分别得到1KHZ和100HZ的脉冲比较容易实现，电路不复杂且性价比较高。

三、电路设计
1.由555定时器组成的多谐振荡电路
原理图和输出波形图如图3和图4所示
图3 由555定时器组成的多谐振荡器图4 输出波形
（1）工作原理
多谐振荡器由555定时器组成，将555定时器的V1和V2（2脚和6脚）连在一起接成施密特触发器，然后再将V0经RC积分电路接回输入端便构成了多谐振荡器。

当接通电源以后，因为电容上的初始电压为零，所以输出为高电平，并开始经电阻R向电容C充电。

当充到输入电压为V1=VT-时，输出跳变为低电平，电容C又经电阻R开始放电。

当放电至V1=VT-时，输出电位又跳变成高电平，电容C重新开始充电，周而复始，电路便不停的振荡。

V0和V1的电压波形如图4所示。

（2）周期、频率计算
由V1的波形可以求得电容C的充电时间T1和放电时间T2。

T1=(R1+R2)*C*ln2 T2=R2*C*ln2
故电路的振荡周期为：T=(R1+2R2)*C*ln2 故振荡频率为f=1/T=1/(R1+2R2)*C*ln2
通过改变电阻R 和电容C 的参数即可改变振荡频率。

根据设计要求，由555组成的多谐振荡器输出的频率为10KHZ 。

经过计算可取： R1=5KHZ R2=5KHZ C1=10nF 2.十分频电路
十分频电路由十进制计数器74LS160构成，74LS160芯片如图5所示其功能表如表一所示。

图5 计数器芯片 表一 74LS160计数器功能表
工作原理：
十进制计数器74LS160，ABCD 引脚分别是计数器的输入端，ENP 和ENT 是工作状态控制端，正常工作时应接高电位，LOAD 是置数端，CLR 是异步置零端，CLK 是脉冲输入端，RCO 是进位输出端，QAQBQCQD 是计数输出端。

使计数器从零开始计数，ABCD 接地，脉冲输入端CLK 接10KHZ 脉冲信号，根据功能表RD ’、LD ’、ET 和EP 端接高电平，使电路正常计数。

在电路正常工作的情况下，输入端的脉冲每来一次，计数器就开始记一次数，当计数器记到1001时，此时计时器已经经历了10个脉冲，记下了
CLK RD' LD' EP ET 工作状态 * 0 * * * 置零 1 0 * * 预置数 * 1 1 0 1 保持 *
1 1 * 0 保持C=0
1
1
1
1
计数
十个数，由于是十进制计数器，当第十个脉冲到来时计数器从0000进到1001时，进位输出端输出高电平进位信号，当第十一个脉冲到来时，计数器回到0000状态开始新一轮的计数，此时进位输出端从高电平越变到低电平，形成一个脉冲，周而复始，每经过十个CLK脉冲信号，进位输出端就会产生一个脉冲，把进位输出端作为信号产生器的输出端，就会产生与CLK脉冲信号差十倍的脉冲信号，从而实现了分频。

由555定时器产生的10KHZ脉冲信号一次经过分频电路就会分别得到1KHZ和100HZ的脉冲信号。

分频电路如图6所示。

图6 十分频电路
四、性能测试
1.由555定时器组成的多谐振荡器的测试。

输出波形如图7所示
图7 由555定时器组成的多谐振荡器的输出波形
表2 多谐振荡器电路测试数据表
R1值(kΩ)R2值(kΩ)C（nF）周期(us) 频率（KHZ）
5 5 10 100.379 9.962
2.十分频降频电路的测试
由10KHZ脉冲信号经十分频电路分频到1KHZ的输出波形和频率计显示结果如图8图9所示。

图8 十分频电路输出波形
图9 频率计显示结果
表3 分频电路测试数据表
由1KHZ 脉冲信号经十分频电路分频到100HZ 的输出波形和频率计显示结果如图10和图11所示。

图10 十分频电路输出波形
图11 频率计显示结果
CLK 脉冲信号频率
(KHZ) 输出信号周期
（ms) 输出信号频率 （KHZ) 10
0.979
1.021
测试数据如表4所示
表4 分频电路测试数据表
3.脉冲分频信号产生器总电路测试。

10KHZ 、1KHZ 、100HZ 三路输出波形如图12所示。

图12 三路输出波形
五、结论
本实验方案所设计的脉冲分频产生器是以555定时器和计数器74LS160为核心组成的，其中由555定时器组成的多谐振荡器产生10KHZ 频率的脉冲，由计数器74LS160组成十分频电路，分别产生1KHZ 和100HZ 的脉冲信号。

该实验方案所设计的电路具有结构简单，较容易实现的特点，从经济的角度考虑，本实验只采用了三片芯片，一片555定时器和两片计数器74LS160，节省了制作成本，从功能上考虑，具有10KHZ 、1KHZ 、100HZ 的三路输出频率，实现了所具有的输出功能。

但本实验方案也有一定的缺点，由于电路采用了连续降频的设计方案，存在着输出误差，其中对误差影响最大的是多谐振荡器输出的频率，为了减小误差，应尽量的调整多谐振荡器的电容或电阻，使其输出频率达到10KHZ ，以减小对后续电路输出频率的影响。

该实验方案存在着优点也存在着缺点，也有一定的局限性，只能输出三路频率，不能输出其他频率，为加强电
CLK 脉冲信号频率
(KHZ) 输出信号周期
（ms) 输出信号频率（HZ)
1
9.846
101.563
路的功能性和提高输出频率的精确度，可对电路进行改进，把多谐振荡器的固定电阻R1或R2换成可调电阻，或把电容C1换成可调电容，通过调节，就可以获得不同的频率，使脉冲分频器的功能更加完备，另外通过调节电阻或电容的大小，也会大大降低电路的输出误差。

参考文献
[1] 阎石主编. 数字电子技术. [M]北京：高等教育出版社，2006年
[2] 陈振官等编著. 新颖高效声光报警器. [M]北京：国防工业出版社，2005年
[3] 童诗白主编. 模拟电子技术基础. [M]北京：高等教育出版社，2006年
[4] 邱关源主编. 电路. [M]北京：高等教育出版社，2005年
[5] 谢昭光主编. 分频器设计与制作. [M]辽宁：辽宁科学技术出版社，1985年
[6] 杨鲁平主编. 数字电子技术基础. [M]成都：电子科技大学出版社，2009年
[7] 王冠华主编. Multisim10电路设计及应用. [M]北京：国防工业出版社，2008年
[8] 郑君里主编. 脉冲数字电路及应用. [M]北京：人民邮电出版社，1985年
[9] 王毓银主编. 脉冲与数字电路. [M]北京：高等教育出版社，1985年
[10] 王家礼主编. 频率合成技术. [M]西安：西安电子科技大学出版社，2009年
附录I 总电路图
附录II 元器件清单
序号编号名称型号数量
1 U1555定时器LM555CN 1
2 U2计数器74LS106 2
3 R1 电阻5KΩ 2
4 R2 电阻100Ω 3
5 C1 电容10nF 1
6 C2 电容1uF 1
7 D1 二极管SB560 5
8 LED 发光二极管 3
9 J1 开关 3
10
11
附录III 实物图输出10KHZ波形图
10KH分频到1KHZ波形
输出1KHZ分频到100HZ波形。