频率计文献综述

文献综述

一．课题来源及研究的目的和意义

数字频率计已经广泛应用于高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品。我国的CD、VCD、DVD和数字音响广播等新技术已开始大量进入市场；而在今天这些行业中都必须用到频率计。到今天频率计已开始并正在向智能、精细方向的发展，因此系统对电路的要求越来越高，传统的集成电路设计技术已经无法满足性能日益提高的系统要求。在信息技术高度发展的今天，电子系统数字化已成为有目共睹的趋势。从传统的应用中小规模芯片构成系统到广泛地应用单片机，直至今天FPGA/CPLD在系统设计中的应用，电子技术已迈入一个全新的阶段。而在电子技术中，频率是最基本的参数之一，而信号的频率往往与测量方案的制定、测量结果都有十分密切的关系，所以测频率方法的研究越来越受到重视。

数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。EDA技术是面向解决电子系统最基本最底层硬件实现问题的技术，通过设计输入编辑、仿真、适配、下载实现整个系统硬件软件的设计过程。通过EDA技术设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的可靠性，再加上其设计的灵活性使得EDA技术得以快速发展和广泛应用。

二、主要研究内容

1、研究内容

数字频率计用于对方波、正弦波、三角波的测量，并将结果用十进制数字显示，本设计的应达到的技术指标有：

1)频率测量范围：10HZ~100MHZ；

2)测量分辨率：1HZ；

3)测量通道灵敏度：50mVpp；

4)通道输入阻抗：不小于100KΩ；

5)测量误差：±1；

2、测量方案

（1）测频原理选择

目前常用测量频率原理有三种：直接测量频率方法、直接与间接测量相结合

的方法和多周期同步测量法。直接测量法是通过测量标准闸门时间内待测信号的脉冲数而计算出待测信号频率的，它误差大，但电路简单；直接与间接测量相结合的方法及多周期同步测量法测量精度高，但电路复杂。直接测量法电路简单，不需要很复杂的调试过程，其测量的关键是在秒控制信号，如果有高精度的秒控制信号，其测量误差可做到很小，因此采用直接测量法比较合理和可行（2）测频方案选择

频率计的设计大致可分为三种方案：

方案一：采用小规模数字集成电路制作

被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间输入信号才通过主控门，若时基信号周期为T，进入计数器的输入脉冲数为N，则被信号的测频率其频率F=N/T。

方案二：采用单片机为控制中心进行测频控制

单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送入测频电路，由单片机对测频电路的输入信号进行处理，得出相应的数据送至显示器显示。采用这种方案优点是成熟的单片机技术、运算功能较强、软件编程灵活、自由度大、设计成本也较低、缺点是显而易见的，在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路，整个系统显得十分复杂，并且单品机的频率不能做的很高，使得测量精度大大降低。

方案三：采用FPGA作为控制中心的数字频率计

FPGA的结构灵活，其逻辑单元、可编程内部连线和I/O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求，其速度快、功耗低，通用性强，特别适用于复杂系统的设计。

利用VHDL（超高速集成电路硬件描述语言) 工业标准硬件描述语言, 采用自顶向下( Top to Down)和基于库( Library- based)的设计, 设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的性能和可靠性。

通过三种方案的比较发现，方案三为数字频率计设计的最佳选择方案

（3）三角波、正弦波的测量

由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，使被测信号得以放大。

三、数字频率计的设计

在本次设计中，采用FPGA 作为数字频率计的控制中心，通过测量标准闸门时间内待测信号的脉冲数而计算出待测信号频率的。

根据频率定义，测量1 s 内被测信号经过的周期数即为该信号的频率。因此，本设计应主要解决三个问题：产生一个标准的时钟信号作为闸门信号；在闸门信号有效时间范围内对输入的信号进行计数；对所得的数据进行处理，并将其显示。

针对上述问题，可以通过以下方法解决：依靠脉冲发生器产生的标准时钟信号 ，产生1s 的闸门信号，当测频控制信号发生器电路产生的1s 的闸门信号为有效电平状态时，开始计算被测信号的周期数，当闸门信号回到无效电平状态时 其值即为所求频率，将得到的结果保存到锁存器并转换成相应的能够在七段数码显示管上可以显示的十进制结果。这样，在数码显示管上便能看到计数结果。

采用 VHDL 语言设计一个复杂的电路系统, 运用自顶向下的设计思想, 将系统按功能逐层分割的层次化设计方法进行设计。在顶层对内部各功能块的连接关系和对外的接口关系进行了描述, 而功能块的逻辑功能和具体实现形式则由下一层模块来描述。根据频率计的系统原理框图，如图1所示。

图1 频率计的系统原理框图

运用自顶向下的设计思想, 编程时分别对控制、计数、锁存、译码等电路模块进行VHDL 文本描述 ,使每个电路模块以及器件都以文本的形式出现 ,然后通过编译、波形分析、仿真、调试来完善每个器件的功能。单个器件制作完成后 , 然后将它们生成库文件 ,并产生相应的符号 ,最后用语言将各个已生成库文件的器件的各个端口连接在一起 ,从而形成了系统主电路的软件结构。在上述工作的基础上 ,再进行波形分析、仿真调试便完成整个软件设计。

当系统正常工作时, 脉冲发生器提供的1 Hz 的输入信号, 经过测频控制信号发生器进行信号的变换, 产生计数信号, 被测信号通过信号整形电路产生同频率的矩形波, 送入计数模块, 计数模块对输入的矩形波进行计数, 将计数结果送入锁存器中, 保证系统可以稳定显示数据, 显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。

待测信号 计数器 译码驱动电路 锁存器 数码管显示

测频控制信号发生器