简易数字信号发生器的设计与实现
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【Ａｂｓｔｒ ａｃｔ】Ａ ｍｅｔｈｏｄ ｏｆ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ ｂａｓｅｄ ｏｎ ＤＤＳ ｉｓ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ． ｔｈｅ ｃｏｒｅ ｐｒｉｎｃｉｐｌｅ ｏｆ ｈａｒｄｗａｒｅ ｂａｓｅｄ ｏｎ ＡＤ９８５０ ｉｓ ｐｒｅｓｅｎｔｅｄ． Ｔｈｒｏｕｇｈ ｔｈｅ ＤＤＳ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ ＭＣＵ ｗｒｉｔｅ ｔｈｅ ｗｏｒｄ， ｐｒｏｇｒａｍｍｉｎｇ ｉｓ ｔｏ ｉｍｐｌｅｍｅｎｔ ｏｕｔｐｕｔ ｓｐｅｃｉｆｉｃ ｆｒｅｑｕｅｎｃｙ ｗａｖｅ． ｔｈｅ ｓｙｓｔｅｍ ｃａｎ ｏｕｔｐｕｔ ｗａｖｅｆｏｒｍ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｉｎｕｏｕｓｌｙ ａｄｊｕｓｔａｂｌｅ， ｓｔａｂｉｌｉｔｙ， ｈｉｇｈ ａｃｃｕｒａｃｙ， ａｎｄ ｉｔ ａｐｐｌｙ ｔｏ ｔｈｅ ｓｏｐｈｉｓｔｉｃａｔｅｄ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｓｙｓｔｅｍｓ ａｎｄ ｓｏｐｈｉｓｔｉｃａｔｅｄ ｈｉｇｈ－ ｐｒｅｃｉｓｉｏｎ ｅｑｕｉｐｍｅｎｔ．
表 １ 单片机与 ＡＤ９８５０ 的连线对应关系表
ＳＴＣ８９Ｃ５２
ＡＤ９８５０
源自文库
Ｐ２．６
Ｗ－ ＣＬＫ
Ｐ２．７
ＦＱ－ ＵＤ
Ｐ０ 口
ＤＡＴＡ
Ｐ２．５
ＲＥＳＥＴ
４３０
科技信息
○机械与电子○
ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ
２００８ 年 第 ２６ 期
图 ３ ＡＤ９８５０ 电路原理图
相应的频率了。
４．软件设计
４．１ＡＤ９８５０ 的控制字写入
本设计采用的 ＤＤＳ 装载方式为并行装载。
图 ４ 是控制字并行输入的控制时序图， 在并行装入方式中， 通过
８ 位总线 Ｄ０…Ｄ７ 将数据输入到寄存器， 在重复 ５ 次之后再在 ＦＱ－ ＵＤ
上升沿把 ４０ 位数据从输入寄存器装入到频率／相位数据寄存器（ 更新 ＤＤＳ 输出频率和相位） ， 同时把地址指针复 位 到 第 一 个 输 入 寄 存 器 。 接着在 Ｗ－ ＣＬＫ 的上升沿装入 ８ 位数据， 并把指针指向下一个输入寄 存器， 连续 ５ 个 Ｗ－ ＣＬＫ 上升沿后， Ｗ－ ＣＬＫ 的边沿就不再起作用， 直 到复位信号或 ＦＱ－ ＵＤ 上升沿把地址指针复位到第一个寄存器。
３．２ＬＥＤ 和键盘控制模块
在系统较大， Ｉ／Ｏ 口紧张 的 情 况 下 ， 不 适 宜 应 用 三 极 管 驱 动 数 码
管， 一般采用带有串行接口的译码驱动芯片来实现 ＬＥＤ 的接口。本设
计采用串行／并行转换芯片 ７４ＬＳ１６４ 进行 ＬＥＤ 显示器驱动的方法。一
共设计了 ５ 个数码管。这样就可以通过单片机控制显示出所要求的频
率， 设计中有 ＫＨＺ、ＨＺ 两个单位， 五个数码管 就 可 以 满 足 显 示 本 设 计
的最高频率 １０ＭＨＺ。
键盘采用 ４×４ 的矩阵式键盘。键盘电路中可以完成数字 ０～９ 的输
入， 频率的修改， 步进值的设置， 并且当要显示频率超出 ５ 位的范围
时， 可按下单位转换键， 让单位变为 ＫＨＺ， 最后按下 确 认 键 ， 就 会 输 出
２．竣 工 验 收 竣工验收是一种综合性验收， 主要由工程主管部门组织有关专家 和工程技术人员实施。根据监理工程师的初验材料， 验收组分若干个 专业组， 通过现场查看 、抽 测 ， 查 阅 内 业 档 案 资 料 ， 开 会 审 查 监 理 工 作 报告、建设管理报告、工程财务决算报告等形式， 最终综合评议决定工 程是否全面通过竣工验收， 是否能将工程按有关程序进行移交， 投入 使用。 四 、淤 地 坝 监 理 过 程 中 的 几 个 问 题 １．设 计 问 题 多 （ １） 坝址选择有时较为随意， 在非最佳的位置布设淤地坝， 造成淤 地 坝 拦 洪 淤 地 效 益 差 、工 程 量 大 及 工 程 不 安 全 等 问 题 。 （ ２） 工程组成方案地选择及主要建筑物布设有时比较随意， 一些 布 设 在 支 毛 沟 上 的 中 小 型 淤 地 坝 ， 往 往 一 概 采 用 “两 大 件 ”的 组 成 方
【Ｋｅｙ ｗｏｒ ｄｓ】ＤＤＳ ＡＤ９８５０ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ
１．引言
现代电子测量对于信号源的要求越来越高， 不仅需要较宽的输出 频率范围， 并且要求输出频率的高稳定度和准确度。而传统信号发生 器中的信号均为模拟 信 号 ， 由 电 感 、电 阻 、电 容 等 基 本 元 器 件 构 成 ， 他 们具有电路复杂、成 本 高 、频 率 步 进 幅 度 难 以 控 制 、分 辨 率 偏 低 、生 成 及 调 试 困 难 、频 率 越 高 越 容 易 受 到 寄 生 参 数 影 响 、频 率 稳 定 度 差 、精 度 低等方面的不足。直接数字合成技术（ ＤＤＳ 技术） 的出现非常顺利地解 决了上述不足。数字信号发生器以 ＤＤＳ 为核心， 产生的信号输出频率 则 具 有 很 高 的 稳 定 度， 准 确 度 一 般 可 以 达 到 １０－ ９ 倍 ， 甚 至 更 高，它 可 以 输 出 多 种 波 形 。 本 文 以 ＡＤ 公 司 的 ＡＤ９８５０ 芯 片 为 核 心 ， 采 用 ＡＴＭＥＬ 公 司 生 产 的 ８ 位 单 片 机 芯 片 ＡＴ８９Ｃ５２ 作 为 控 制 器 设 计 出 新 型 的 简 易 数 字 信 号 发 生 器 。为 中 小 型 企 业 提 供 一 种 方 面 的 数 字 信 号 发 生器。
图 １ 系统框图
２．２ ＤＤＳ 基本原理 直接数字频率（ ＤＤＳ） 由于采用了数字处理技术， 它直接对参考 时 钟进行抽样、数字化， 然后用数字计算技术产生频率的频率合成方法。 图 ２ 为 ＤＤＳ 系统基本原理图。其中相位累加器由 Ｎ 位加法器与 Ｎ 位累加寄存器级联构成。每来一个时钟脉冲 ｆｃ， 加法器将频率控制 字 ｋ 与累加寄存器输出的累加相位数据相加， 把相加后的结果送至累 加 寄 存 器 的 数 据 输 入 端 。累 加 寄 存 器 将 加 法 器 在 上 一 个 时 钟 脉 冲 作 用 后所产生的新相位数据反馈到加法器的输入端， 以使加法器在下一个 时钟脉冲的作用下继续与频率控制字相加。这样， 相位累加器在时钟
【关键词】ＤＤＳ； ＡＤ９８５０； 信号发生器 Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｓｉｍｐｌｅ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｇｅｎｅｒ ａｔｏｒ ＬｉａｏＮａ ＷｅｉＸｉＹｕａｎ Ｊ ｉｎｇＨａｉＸｉａ （ Ｘｉ’ａｎ Ｉｎｔｅｒ ｎａｔｉｏｎａｌ Ｕｎｉｖｅｒ ｓｉｔｙ， Ｘｉ’ａｎ Ｓｈａｎｘｉ ７１００７７）
４．２ 软件设计的思路 主程序用于完成键盘功能的识别、输出频率的显示以及对 ＡＤ９８５０ 实现各种功能的控制。首先通过键盘扫描程序对键盘进行扫 描看是否有键按下， 如果有键按下， 在通过键值分析程序判断是那个 键按下， 最后在调用键值功能程序， 按照按下键的功能向下执行。将要 显示的频率送入显示函数， 就可以显示出频率， 然后将显示的频率转 化 为 频 率 控 制 字 送 入 ＡＤ９８５０ 使 其 产 生 出 相 应 频 率 的 波 形 。 对 ＡＤ９８５０ 进行初始化控制时， 主复位引脚须置高电平在 １０ 个系统周期 以上， 主复位的作用是初始化系统总线， 置控制寄存器以缺省值。 ４．３ 软件流程图
作用下， 不断对频率控制字进行线性相位累加。由此可以看出， 相位累 加器在每一个时钟脉冲输入时， 把频率控制字累加一次， 相位累加器 输出的数据就是 合 成 信 号 的 相 位 ， 相 位 累 加 器 的 溢 出 频 率 就 是 ＤＤＳ 输出的信号频率。 用相位累加器输出的数据作为波形存储器（ ＲＯＭ） 的相位取样地址， 这样就可把存储在波形存储器内的波形抽样值（ 二 进制编码） 经查找表查出， 完成相位到幅值转换。波形存储器的输出送 到 Ｄ／Ａ 转换器， Ｄ／Ａ 转换器将数字量形式的波形幅值转换成所要求合 成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量， 以 便 输 出 频 谱 纯 净 的 正 弦 波 信 号 。最 后 该 模 拟 正 弦 波 与 一 门 限 进 行 比 较得到方波信号。ＤＤＳ 在相对带宽、频率转换时间、高分辨力、相位连 续 性 、正 交 输 出 以 及 集 成 化 等 一 系 列 性 能 指 标 方 面 远 远 超 过 了 传 统 频 率合成技术所能达到的水平， 为系统提供了优于模拟信号源的性能。
优点是： 软件设计灵活， 控制方便， 电路易实现， 容易直接达到所要求 的频率范围和步进值，且稳定性高， 频谱纯净， 幅度恒定， 失真小。
ＡＤ９８５０ 的频率控制字为： ＦＤＤＳ＝ＦＴＷ＊ｆｃｌｋ／２＾３２ 其中： ＦＴＷ 为 ３２ 位频率控制字的值； ｆｃｌｋ 为工作时钟； ＦＤＤＳ 为输 出频率。
科技信息
○机械与电子○
ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ
２００８ 年 第 ２６ 期
简易数字信号发生器的设计与实现
廖 娜 魏西媛 荆海霞 （ 西安外事学院 陕西 西安 ７１００７７）
【摘 要】本文介绍了一种基于 ＤＤＳ 数字信号发生器的设计与实现的方法， 给出了以 ＡＤ９８５０ 芯片为核心的硬件原理图。通过单片 机 对 ＤＤＳ 频率控制字的写入， 编程实现输出特定频率的波形， 该系统输出波形频率连续可调、稳定度、精度高， 适用于当代的尖端的通信 系 统 和 精 密的高精度仪器。
图 ２ ＤＤＳ 系统基本原理图
３．系统关键部分的设计 ３．１ ＡＤ９８５０ 电路模块 本设计采用的 ＤＤＳ 装载方式为并行装载， 引脚 ＣＬＫＩＮ 用来输入 ＡＤ９８５０ 的时钟， 在本设计中， 时钟的频率为 １００ＭＨＺ。引脚 ＲＥＳＥＴ 为 复位引脚， 在该引脚维持至少 ５ 个时钟周期的高电平将使得 ＡＤ９８５０ 完成复位。引脚 Ｒｓｅｔ 所连接的确电阻用来决定 ＡＤ９８５０ 输出波形信号 的满量程电流， 这个电流 Ｉｏｕｔ 与电阻 Ｒｓｅｔ 的关系为： Ｉｏｕｔ＝３２（ １．２４８Ｖ／Ｒｓｅｔ） Ｒｓｅｔ 为 ３．９Ｋ 时， Ｉｏｕｔ 为 １０ｍＡ。 引脚 Ｉｏｕｔ 和引脚 ＩｏｕｔＢ 用来输 出 电 流 。 引 脚 Ｉｏｕｔ 上 连 接 ５０ 欧 电
阻既可以用来与输出电缆匹配， 也可以把输出电流变为电压供示波器 测量。引脚 ＶＩＮＰ 和引脚 ＶＩＮＮ 为 ＡＤ９８５０ 片内比较器的确输入引脚， 引脚 ＱＯＵＴ 和引脚 ＱＯＵＴＢ 为 ＡＤ９８５０ 片内比较器的输出引脚。比较 器可以把正弦信号转换成方波信号。
ＳＴＣ８９Ｃ５２ 单片机与 ＡＤ９８５０ 部分引脚之间的连 线 关 系 如 表 １ 所 示。
５．结论
经过软、硬件的调试工作， 所有性能均达到了设计指标的要求， 能 够输出 １０ＨＺ－ １０ＭＨＺ 的正弦信号、方波信号以及三角波信号， 输出幅 度为 ５－ ６Ｖ 左右， 且频率连续可调， 准确度较高， 显示和频 率 输 出 可 以 达到完全吻合。科
［ 责任编辑： 张艳芳］
图 ４ ＡＤ９８５０ 的并行装载时序图 ●
（ 上接第 ４３８ 页） 程的初验工作是一种技术性验收， 主要对工程质量做 出初步鉴定， 看其是否已达设计标准。初验由监理工程师组织， 建设、 设计、施工等单位 相 关 技 术 人 员 参 加 。 初 验 时 ， 监 理 工 程 师 必 须 对 坝 高、坝体内外坡比、泄水工程结构尺寸（ 隐蔽部分除外） 进行控制测量， 检查整个建筑物的外观质量， 对不符合设计和规范要求的， 给予限期 整改或返工处理， 并形成材料， 作为初验报告的附件存档。
２．系统组成和工作原理 ２．１ 系统工作原理 本系统框图如图 １ 所示， 包括显示部分，键盘输入部分， 单片机控 制电路， ＡＤ９８５０ 芯片电路，模拟信号放大电路和低通滤波电路。该 系 统工作原理是通过键盘将要显示的频率送入单片机， 通过 ＬＥＤ 显 示 器显示该频率， 用单片机将控制字送给 ＤＤＳ 芯片， ＤＤＳ 芯片经过处理 将波形数据发送出来， 经过 Ｄ／Ａ 转 换 ， 低 通 滤 波 器 的 滤 波 就 产 生 了 所 需要的波形。使其输出 １０ＨＺ－ １０ＭＨＺ 频率的正弦波， 方波， 三角波。其
表 １ 单片机与 ＡＤ９８５０ 的连线对应关系表
ＳＴＣ８９Ｃ５２
ＡＤ９８５０
源自文库
Ｐ２．６
Ｗ－ ＣＬＫ
Ｐ２．７
ＦＱ－ ＵＤ
Ｐ０ 口
ＤＡＴＡ
Ｐ２．５
ＲＥＳＥＴ
４３０
科技信息
○机械与电子○
ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ
２００８ 年 第 ２６ 期
图 ３ ＡＤ９８５０ 电路原理图
相应的频率了。
４．软件设计
４．１ＡＤ９８５０ 的控制字写入
本设计采用的 ＤＤＳ 装载方式为并行装载。
图 ４ 是控制字并行输入的控制时序图， 在并行装入方式中， 通过
８ 位总线 Ｄ０…Ｄ７ 将数据输入到寄存器， 在重复 ５ 次之后再在 ＦＱ－ ＵＤ
上升沿把 ４０ 位数据从输入寄存器装入到频率／相位数据寄存器（ 更新 ＤＤＳ 输出频率和相位） ， 同时把地址指针复 位 到 第 一 个 输 入 寄 存 器 。 接着在 Ｗ－ ＣＬＫ 的上升沿装入 ８ 位数据， 并把指针指向下一个输入寄 存器， 连续 ５ 个 Ｗ－ ＣＬＫ 上升沿后， Ｗ－ ＣＬＫ 的边沿就不再起作用， 直 到复位信号或 ＦＱ－ ＵＤ 上升沿把地址指针复位到第一个寄存器。
３．２ＬＥＤ 和键盘控制模块
在系统较大， Ｉ／Ｏ 口紧张 的 情 况 下 ， 不 适 宜 应 用 三 极 管 驱 动 数 码
管， 一般采用带有串行接口的译码驱动芯片来实现 ＬＥＤ 的接口。本设
计采用串行／并行转换芯片 ７４ＬＳ１６４ 进行 ＬＥＤ 显示器驱动的方法。一
共设计了 ５ 个数码管。这样就可以通过单片机控制显示出所要求的频
率， 设计中有 ＫＨＺ、ＨＺ 两个单位， 五个数码管 就 可 以 满 足 显 示 本 设 计
的最高频率 １０ＭＨＺ。
键盘采用 ４×４ 的矩阵式键盘。键盘电路中可以完成数字 ０～９ 的输
入， 频率的修改， 步进值的设置， 并且当要显示频率超出 ５ 位的范围
时， 可按下单位转换键， 让单位变为 ＫＨＺ， 最后按下 确 认 键 ， 就 会 输 出
２．竣 工 验 收 竣工验收是一种综合性验收， 主要由工程主管部门组织有关专家 和工程技术人员实施。根据监理工程师的初验材料， 验收组分若干个 专业组， 通过现场查看 、抽 测 ， 查 阅 内 业 档 案 资 料 ， 开 会 审 查 监 理 工 作 报告、建设管理报告、工程财务决算报告等形式， 最终综合评议决定工 程是否全面通过竣工验收， 是否能将工程按有关程序进行移交， 投入 使用。 四 、淤 地 坝 监 理 过 程 中 的 几 个 问 题 １．设 计 问 题 多 （ １） 坝址选择有时较为随意， 在非最佳的位置布设淤地坝， 造成淤 地 坝 拦 洪 淤 地 效 益 差 、工 程 量 大 及 工 程 不 安 全 等 问 题 。 （ ２） 工程组成方案地选择及主要建筑物布设有时比较随意， 一些 布 设 在 支 毛 沟 上 的 中 小 型 淤 地 坝 ， 往 往 一 概 采 用 “两 大 件 ”的 组 成 方
【Ｋｅｙ ｗｏｒ ｄｓ】ＤＤＳ ＡＤ９８５０ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ
１．引言
现代电子测量对于信号源的要求越来越高， 不仅需要较宽的输出 频率范围， 并且要求输出频率的高稳定度和准确度。而传统信号发生 器中的信号均为模拟 信 号 ， 由 电 感 、电 阻 、电 容 等 基 本 元 器 件 构 成 ， 他 们具有电路复杂、成 本 高 、频 率 步 进 幅 度 难 以 控 制 、分 辨 率 偏 低 、生 成 及 调 试 困 难 、频 率 越 高 越 容 易 受 到 寄 生 参 数 影 响 、频 率 稳 定 度 差 、精 度 低等方面的不足。直接数字合成技术（ ＤＤＳ 技术） 的出现非常顺利地解 决了上述不足。数字信号发生器以 ＤＤＳ 为核心， 产生的信号输出频率 则 具 有 很 高 的 稳 定 度， 准 确 度 一 般 可 以 达 到 １０－ ９ 倍 ， 甚 至 更 高，它 可 以 输 出 多 种 波 形 。 本 文 以 ＡＤ 公 司 的 ＡＤ９８５０ 芯 片 为 核 心 ， 采 用 ＡＴＭＥＬ 公 司 生 产 的 ８ 位 单 片 机 芯 片 ＡＴ８９Ｃ５２ 作 为 控 制 器 设 计 出 新 型 的 简 易 数 字 信 号 发 生 器 。为 中 小 型 企 业 提 供 一 种 方 面 的 数 字 信 号 发 生器。
图 １ 系统框图
２．２ ＤＤＳ 基本原理 直接数字频率（ ＤＤＳ） 由于采用了数字处理技术， 它直接对参考 时 钟进行抽样、数字化， 然后用数字计算技术产生频率的频率合成方法。 图 ２ 为 ＤＤＳ 系统基本原理图。其中相位累加器由 Ｎ 位加法器与 Ｎ 位累加寄存器级联构成。每来一个时钟脉冲 ｆｃ， 加法器将频率控制 字 ｋ 与累加寄存器输出的累加相位数据相加， 把相加后的结果送至累 加 寄 存 器 的 数 据 输 入 端 。累 加 寄 存 器 将 加 法 器 在 上 一 个 时 钟 脉 冲 作 用 后所产生的新相位数据反馈到加法器的输入端， 以使加法器在下一个 时钟脉冲的作用下继续与频率控制字相加。这样， 相位累加器在时钟
【关键词】ＤＤＳ； ＡＤ９８５０； 信号发生器 Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｓｉｍｐｌｅ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｇｅｎｅｒ ａｔｏｒ ＬｉａｏＮａ ＷｅｉＸｉＹｕａｎ Ｊ ｉｎｇＨａｉＸｉａ （ Ｘｉ’ａｎ Ｉｎｔｅｒ ｎａｔｉｏｎａｌ Ｕｎｉｖｅｒ ｓｉｔｙ， Ｘｉ’ａｎ Ｓｈａｎｘｉ ７１００７７）
４．２ 软件设计的思路 主程序用于完成键盘功能的识别、输出频率的显示以及对 ＡＤ９８５０ 实现各种功能的控制。首先通过键盘扫描程序对键盘进行扫 描看是否有键按下， 如果有键按下， 在通过键值分析程序判断是那个 键按下， 最后在调用键值功能程序， 按照按下键的功能向下执行。将要 显示的频率送入显示函数， 就可以显示出频率， 然后将显示的频率转 化 为 频 率 控 制 字 送 入 ＡＤ９８５０ 使 其 产 生 出 相 应 频 率 的 波 形 。 对 ＡＤ９８５０ 进行初始化控制时， 主复位引脚须置高电平在 １０ 个系统周期 以上， 主复位的作用是初始化系统总线， 置控制寄存器以缺省值。 ４．３ 软件流程图
作用下， 不断对频率控制字进行线性相位累加。由此可以看出， 相位累 加器在每一个时钟脉冲输入时， 把频率控制字累加一次， 相位累加器 输出的数据就是 合 成 信 号 的 相 位 ， 相 位 累 加 器 的 溢 出 频 率 就 是 ＤＤＳ 输出的信号频率。 用相位累加器输出的数据作为波形存储器（ ＲＯＭ） 的相位取样地址， 这样就可把存储在波形存储器内的波形抽样值（ 二 进制编码） 经查找表查出， 完成相位到幅值转换。波形存储器的输出送 到 Ｄ／Ａ 转换器， Ｄ／Ａ 转换器将数字量形式的波形幅值转换成所要求合 成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量， 以 便 输 出 频 谱 纯 净 的 正 弦 波 信 号 。最 后 该 模 拟 正 弦 波 与 一 门 限 进 行 比 较得到方波信号。ＤＤＳ 在相对带宽、频率转换时间、高分辨力、相位连 续 性 、正 交 输 出 以 及 集 成 化 等 一 系 列 性 能 指 标 方 面 远 远 超 过 了 传 统 频 率合成技术所能达到的水平， 为系统提供了优于模拟信号源的性能。
优点是： 软件设计灵活， 控制方便， 电路易实现， 容易直接达到所要求 的频率范围和步进值，且稳定性高， 频谱纯净， 幅度恒定， 失真小。
ＡＤ９８５０ 的频率控制字为： ＦＤＤＳ＝ＦＴＷ＊ｆｃｌｋ／２＾３２ 其中： ＦＴＷ 为 ３２ 位频率控制字的值； ｆｃｌｋ 为工作时钟； ＦＤＤＳ 为输 出频率。
科技信息
○机械与电子○
ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ
２００８ 年 第 ２６ 期
简易数字信号发生器的设计与实现
廖 娜 魏西媛 荆海霞 （ 西安外事学院 陕西 西安 ７１００７７）
【摘 要】本文介绍了一种基于 ＤＤＳ 数字信号发生器的设计与实现的方法， 给出了以 ＡＤ９８５０ 芯片为核心的硬件原理图。通过单片 机 对 ＤＤＳ 频率控制字的写入， 编程实现输出特定频率的波形， 该系统输出波形频率连续可调、稳定度、精度高， 适用于当代的尖端的通信 系 统 和 精 密的高精度仪器。
图 ２ ＤＤＳ 系统基本原理图
３．系统关键部分的设计 ３．１ ＡＤ９８５０ 电路模块 本设计采用的 ＤＤＳ 装载方式为并行装载， 引脚 ＣＬＫＩＮ 用来输入 ＡＤ９８５０ 的时钟， 在本设计中， 时钟的频率为 １００ＭＨＺ。引脚 ＲＥＳＥＴ 为 复位引脚， 在该引脚维持至少 ５ 个时钟周期的高电平将使得 ＡＤ９８５０ 完成复位。引脚 Ｒｓｅｔ 所连接的确电阻用来决定 ＡＤ９８５０ 输出波形信号 的满量程电流， 这个电流 Ｉｏｕｔ 与电阻 Ｒｓｅｔ 的关系为： Ｉｏｕｔ＝３２（ １．２４８Ｖ／Ｒｓｅｔ） Ｒｓｅｔ 为 ３．９Ｋ 时， Ｉｏｕｔ 为 １０ｍＡ。 引脚 Ｉｏｕｔ 和引脚 ＩｏｕｔＢ 用来输 出 电 流 。 引 脚 Ｉｏｕｔ 上 连 接 ５０ 欧 电
阻既可以用来与输出电缆匹配， 也可以把输出电流变为电压供示波器 测量。引脚 ＶＩＮＰ 和引脚 ＶＩＮＮ 为 ＡＤ９８５０ 片内比较器的确输入引脚， 引脚 ＱＯＵＴ 和引脚 ＱＯＵＴＢ 为 ＡＤ９８５０ 片内比较器的输出引脚。比较 器可以把正弦信号转换成方波信号。
ＳＴＣ８９Ｃ５２ 单片机与 ＡＤ９８５０ 部分引脚之间的连 线 关 系 如 表 １ 所 示。
５．结论
经过软、硬件的调试工作， 所有性能均达到了设计指标的要求， 能 够输出 １０ＨＺ－ １０ＭＨＺ 的正弦信号、方波信号以及三角波信号， 输出幅 度为 ５－ ６Ｖ 左右， 且频率连续可调， 准确度较高， 显示和频 率 输 出 可 以 达到完全吻合。科
［ 责任编辑： 张艳芳］
图 ４ ＡＤ９８５０ 的并行装载时序图 ●
（ 上接第 ４３８ 页） 程的初验工作是一种技术性验收， 主要对工程质量做 出初步鉴定， 看其是否已达设计标准。初验由监理工程师组织， 建设、 设计、施工等单位 相 关 技 术 人 员 参 加 。 初 验 时 ， 监 理 工 程 师 必 须 对 坝 高、坝体内外坡比、泄水工程结构尺寸（ 隐蔽部分除外） 进行控制测量， 检查整个建筑物的外观质量， 对不符合设计和规范要求的， 给予限期 整改或返工处理， 并形成材料， 作为初验报告的附件存档。
２．系统组成和工作原理 ２．１ 系统工作原理 本系统框图如图 １ 所示， 包括显示部分，键盘输入部分， 单片机控 制电路， ＡＤ９８５０ 芯片电路，模拟信号放大电路和低通滤波电路。该 系 统工作原理是通过键盘将要显示的频率送入单片机， 通过 ＬＥＤ 显 示 器显示该频率， 用单片机将控制字送给 ＤＤＳ 芯片， ＤＤＳ 芯片经过处理 将波形数据发送出来， 经过 Ｄ／Ａ 转 换 ， 低 通 滤 波 器 的 滤 波 就 产 生 了 所 需要的波形。使其输出 １０ＨＺ－ １０ＭＨＺ 频率的正弦波， 方波， 三角波。其