一种数字控制的三相移相触发电路

一种数字控制的三相移相触发电路
吋间:2009-02-0309:47:45来源：国外电子元器件作者:冯晖，吴杰，韩志冈IJ
1概述
S 前，我国的可控硅触发电路分为三类：第-•类足模拟型。

该类型足8o 年代初出现的专 用
集成触发电路产品，此类可控硅触发电路易受元件参数分散性、同步电压波形畸变、温度 变化等因数影响，电路较为复杂，可靠性低，抗干扰性差，而且输出不稳定，装置功率人等 缺点：第二类是可编程数字型。

此类型采用单片机、CPLD 等设计，采用编程设置同步和移 相.似该类型触发电路具宥电路规榄较人，技术要求岛，软件抗干扰能力差等缺点，而且不 易实现小型化、小堂产，限制了其广泛应用；第三类是采用数字移相的集成电路。

该类触发 电路克服了以上两类的一些缺点，人人提高了移相精度和对称度，且易于控制，提髙电路的 稳定性和可靠性。

这里给出一款用于可控硅的集成电路数字控制的三相移相触发电路。

针对 点电网及现场出现的噪声T 扰问题，提出一种去抖动电路设计方案.阐述了移相电路的基本 设计思路。

2电路设计 2. 1电路框架
三相正弦输入（AC1〜AC 3）经比较器，转换成与输入同步的方波信号，再经去抖动电路消 除输入信号噪声，生成丁•净的同步方波信号，进入移相电路。

移相控制信号由外部电压输入 提供，移相控制电压经9bit A/D 转换器转换，作为移相电路中计数器的初始值，当计数 器计数满吋，产牛一个移相脉冲，该移相脉冲再次触发脉宽发牛.电路，产尔所需的脉宽信号, 经凋制后输出。

该电路柅阁如阁1所示。

表1给出了各引脚功能说明。

2. 2噪声消除电路
阁2是去抖动电路。

三相交流电同步倌号经比较器后，通过触发器使其与内部吋钟同步， 同步信号a. b 和c 分别对应图3中的/ net63. / net58和/ net43，可见这3个信号的上 升沿和卜降沿都具有毛刺抖动倍号。

阉2中的电路A 部分是边沿检测电路，其功能足利用a ， b 和c 所冇上升沿和下降沿产生小脉冲。

电路A 部分的输出作为时钟信号进入电路B ，实现 去抖动电路。

当第一个脉冲到來时，触发器输出高电平，同吋启动电肌电容的充电电路，电 容充屯，当充电达到使其后Ifif 的反相器翻转，触发器fi 位，触发器输出低电平。

电容充电波 形如阁3中的/net 9o,触发器输出倌号波形为/ net 52。

再利用该输出信号作为吋钟倌号 对同步信号a ，b 和
c 采样，滤除信号中的所冇毛刺抖动成分，敁终输出信号为/out 3，/ 0Ut2 和 / OUtlo
AC
1
AC2
VCON
图1电路框图
OUT1*-
LED 卜LED3 OUT2♦-
OUT3+- 編D
J1 J2
S fN
PRT1-PRT3 WS RES
缺相 保护
lout1>
2. 3移相电路
移相电路是数字三相移相触发电路的主要部分。

M:原理如图4所示，同步信号、正弦信号通过过零比较器变为和位与周期一致的同步方波，上升沿和K降沿检验电路检验出同步方波的上升沿和下降沿，产生的两个尖脉冲分别对％同步信号正负半周的的触发信号。

采用该触发信号启动计数器进行减法计数，A/D转换器输出置为计数器的初值，当减法计数器为零时则产生移相U的尖脉冲，减法计数器的启动和停止脉冲之间的相位差，即对成于脉冲群与正弦波之间的相位差A(p 。

lout
lout 3?
图2去抖动电路
2. 3. 1移相范围
计数器的吋钟CLK (晶体振荡器)足由晶体振荡器提供的恨定值。

假设A/D 转换器的位数
的N 和晶振，晶体振荡器，使2N/f 品振工频/2(ioms)。

因此，当直流控制电平Vcon 从5 一 OV 调节时，脉冲群与正弦波之间的相位差A (p 对应于O 〜(T 工频/2)。

因此，一般 情况下，触发电路的相移范围为：△(pe[o , (T 工频/2)]。

似由于集成电路的制作工艺的差 异、电网的频率波动和比较器检测过零点的精确度不高.实际移相范围耍比以上的范围窄一 些，只要移相范围不小于178°即可满足较高的要求。

2. 3. 2控制精度
控制粕度是指A/D 转换器输出的数字鲎变化一位吋。

输出角度的变化值，设A/D 转 换器的
位数为N 位，那么A/D 转换器输岀最大的数字量为2N,故触发器的控制精度
°若A / D 转换器的位数为9位(N=9)，那么控制精度为i8o° / 2°=o.35l 6° /
bito
2. 4 A/D 转换电路
0. 6f /out 3
—一 1. ----------
> °- 6
f /out2 叫.oL^=
X —
0.6r/°l ，tl
1.0-
0. 6f /net63
JleSKSSRSt
z —
n z /net58
0.6 /net43
0.6^
et52
1.0[
r>
，撕
A4
L O J
1门门
s
... 直 —*• i
图3去抖动电路波形
图4移相电路原理图
为N ，分辨率即为2N 。

滞P 时间敁大值为:
2，、
’奴振;°时可以选择适当
考虑到设计要求，山于处理吋钟频率不高，因此采川中速逐次逼近式A/D转换器，其
工作原理如阁5所示，包含比较器、D/A转换器、寄存器、吋钟倌号源和控制逻辑等5部分。

数字量输出
图5逐次逼近式A/D转换器工作原理图
转换周期从采样所耑转换的输入模拟信号开始。

数字控制逻辑电路假没MSB为1, 其他所有码元为0。

将此数字字作为分压电阻网络的输入，产生o. 5UREF的模拟信兮，如图6所示。

比较该模拟信号和采样模拟信号。

如果比较器输出商电乎，数字控制逻辑电路则令MSB为1:如果输出低电平，则MSB 为0。

这样实现逐次遥近的第一步.并确定MSB值。

然后猜想次高位为1，其余位为o,井和己知数值的MSB位饥成数字暈，输入分压电阻网络。

冉比较分压电阻网络输出和采样输入信兮，如果比较器输出高电平，则次高位为1;反之则为0。

直到所奋数字量的位在逐次逼近中确定为止。

图6 9位逐次比较A/D转换器的分压电阻网络
2. 5电路布局
移相触发集成电路采用l. 2P mN阱双层多品单层金域CMOS集成电路设计规则设计电路布采用
企定制的布局设计方法.其特点是针对每个品体管优化电路参数和布W以获得
最佳性能以及最小而积。

介局设汁需解决的关键问题是减少衬底耦合噪声的影响，可通过以下
途径解决：
(1)阱隔离环低掺杂的衬底巾，物理隔离通过增加注入孔和感应孔间的距离來增加两者间的
电阻，增强隔离效果。

(2)川P+扩散层形成隔离P+扩散层通过吸收数字器件注入衬底的噪声电流达到隔离效果，隔离环用于包围数字电路或者是模拟电路。

从另一个角度看，引入了P+隔离环后，减少环内的那部分衬底区域到地的电阻，也相应减小该区域受到的耦合噪声干扰。

(3)数字电路地与衬欣分离将数字电路的N管的源极通过Metal接地，而不与衬底相连。

衬底为模拟地，闪此通过这种措施将梭拟电路和数字电路地分幵.模拟和数字电路通过地线耦合抑制噪声。

2. 6仿真结果
仿真结果如阁7所示，输入为三相正弦信号，输出为6路移相触发脉冲。

赚—I * 11 ........ m?"，I • I • • • 111 • • ....... ' • i • • •
細+圃醐88麵•鏖 ......... ■•国........... ........... .... ...........
，謝2-醐醐,鏖• I.. •.. • • •. I. •，瞳.■ • .. ....... 暹.■. I..暹.■. *....
• • •..
/0UT2* ■■ ■■ ■■U W U WWWHWU丨U ggPgglM i IB i I i • i i i i i i i I I i i i I i i I i i I i i i I i i • IB i
I i i i i i i i i i I i i i i I
匕/UUI卜醐冊醐醐醐,邏•••，I I •:,■••••,画，暹•••• I •••••••••亂星…• I
1^1 _________________ _ ___________ __
*/0lT1恥醐酮醐HffiHH册I 鵬削仙■.通，，• • I, • • •,丨•，，■:.■ , ：.. I .......................... .............. .................... .. I
时间/s
闬7仿真结果
3测试结果
图8给出该系统测试结果。

其中，其基本电参数测试结果如卜\静态电源电流ID0<8 mA，输入端漏电流IIL<lgA，输入端漏电流IIH<lgA,输出吸收电0流IOLl(VOL=O. 8V)>25 mA,输出驱动电流I0H I(V0H=4 V)〈一25 mA,输出吸收电流IOL2(VOL=o. 5 V)〉3 mA, 高附态漏电流IOZ<lpA。

其功能测试结果为：移相范围为0〜178%移相精度为0. 35" mVo
图8系统测试结果
4结语
设计了-•款用于可控硅控制的三相移相触发电路。

针对点电网及现场出现的问题，提出了一种去抖动电路解决方案，给出了移相电路的基木设计思路。

通过仿真和实际测试.该电路的移相范围达到178°,移相精度为o. 35°/mV。

该电路采用数字控制方式，使得移相精度和对称度人人提商，且控制方便，提高了电路的稳定性和可靠性，并克服以往电路精度差、讨靠性低以及
技术笈杂等缺点。