简易电子钟 课设总结

北京交通大学

电子技术课程设计

课设题目：简易电子钟

参与者：

xxx

xxx 班级：电气xxx班

指导老师：

时间： 2013.7

摘要

在实际生活中，我们会经常用到电子钟，而随着电子技术的飞跃发展，各类智能化产品相应而出。就数字电路而言，它本身具有电路简单、可靠性高以及成本较低等优点。所以本次课程设计主要是以数字电路为核心的只能电子钟的设计。

数字钟是采用数字电路实现对时分秒显示的计时装置，广泛用于个人、家庭及办公室等多种公共场合，成为人们日常生活中不可少的必需品。其中，数字集成电路的发展和石英晶体振荡器的广泛应用也使得数字钟的精度远远超过了老式钟表。所以，钟表的数字化给人们的生活带来了极大的方便，也大大扩充了钟表的功能。因此，研究数字中并扩大其应用具有十分重要的现实意义。本设计电路主要由信号产生部分、计时部分、动态显示部分以及整点报时部分组成，其中数码显示管显示24小时的时刻，包括时分秒，且具有清零、保持和整点报时的功能。

数字钟计时的标准信号是1HZ秒脉冲，所以应设置标准时间源或利用555多谐振荡器或者晶体整荡器等产生信号。数字钟计时周期为24小时制，所以应设置24进制计数器，并带有60进制和24进制的计数器，时分秒分别由两个七段数码显示管显示其十位和个位。此外，该数字钟将会从59分50秒开始后，每隔两秒钟发出一次“嘟”的信号（如果用二极管，则会看到二极管会发光），连续五次后即可到达整点。

关键词：

振荡器分频器译码器计数器报时电路

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、设计内容及要求

（1）设计指标

①由555多谐振荡器电路产生1HZ标准秒信号；

②分、秒为00~59六十进制计数器；

③时为00~23二十四进制计数器；

④整点具有报时功能，计时过程具有报时功能，当时间到达整点前10秒开始，

蜂鸣器响1秒停1秒地响5次；

（2）设计要求

①画出电路原理图（或仿真电路图）；

②元器件及参数选择；

③电路仿真与调试。

（3）制作要求自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。我们本次实验采用555多谐振荡器来产生信号。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

四、主要部分的实现方案

1 秒脉冲电路

本设计实验主要由555构成的多谐振荡器来产生1000HZ的信号，随后通过74LS90的三次分频来产生1HZ的信号。电路图如下所示：

555构成的多谐振荡器

秒脉冲发生器

2时间计数器电路

时的计数电路为24进制的计数电路，所以利用2个74LS90来连接实现24进制的电路。而对秒和分的计数电路，由74LS92实现秒和分的十位的六进制，由74ls90实现十进制，74LS90和74LS92共同实现秒和分的24进制。其中74LS90 是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计

数的功能。

（１）秒计数器

74LS90是异步二——五——十进制加法计数器，既可以实现二进制加法计数器，又可以五进制和十进制加法计数器。Ro(1)、R0(2)对计数器清零，S9(1)、S9(2)将计数器置9。如果将Cp2和QA相连，计数脉冲由Cp1输入，QD、QC、QB、QA分别作为输出端，构成异步8421码十进制加法计数器；如果将Cp1与QD相连，计数脉冲由Cp2输入，则实现的是异步5421BCD码十进制加法计数器。本图中采用第一种十进制加法计数器原理实现个位的进位原理。而对秒的十位，因为其应该显示0~5的数字，所以应采用模等于六即六进制的加法计数器。74LS92是异步二---六----十二进制加法器，当输出“0110”的暂态时，QB、QC 通过74LS08两输入与门接到秒计数器十位的R0(1）上，从而使整个计数器清零，并向前一位进位。实现了一个循环。

（2）分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它把自己的进位信号传输给时的个位计数单元。连接图同秒计数器的连接图

（3）时计数器

时计数器是24进制，所以本实验采用两片74LS90来实现。实验电路图如图：

如图为两片74LS90所连接成的24进制计数器。两片7490都设置成五进制，构成25进制计数器，然后遇24清零。用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。利用74LS90本身的两控制端完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0010（即十进制的二）且第一片达到0100（即十进制的四）时第一片和第二片同时清零，这样完成一次24的计数，且回到初态，继续重复计数。

3数字钟的译码及显示单元电路

译码显示采用共阴极LED八段数码管和译码器74SL48组成。