低噪声放大器设计与仿真

射频CMOS 集成电路设计

上机实验报告

课程名称 射频CMOS 集成电路设计 任课教师 学 生 高志强 学 号 黄庆丰 11SG21908

低噪声放大器设计与仿真

1. 实验目的：

在tsmc0.18um 工艺下设计一低噪声放大器，性能指标要求如下，S11<-15dB ，S22<-15dB ，S21>15dB ，1dB 压缩点在-15dBm 左右，NF<2dB ，工作频率为2.4GHz 。

2. 电路选取

设计采用经典的共源共栅结构放大电路，设计中省略了偏置电路的设计，输入、输出阻抗匹配结构如下图：

图 1 电路原理图

设计与仿真过程中所使用的元器件都来自tsmc0.18um 工艺库。

3. 电路参数设置

首先，为满足增益和噪声系数的需求，我们将负载电阻R D 接下来确定MOS 管的尺寸，使其满足当频率为2.4GHz 时，Gmin 的实部为1。如图3，此时M1，M2参数见表格1：

设为400欧姆，将输入电容Cin 设为10.2pF 。然后在 2.4GHz 下进行S 参数的仿真，选取出增益Gmax 最大且噪声系数NF 最小的偏置电压VG ，如图2，取VG 为700mV 。

图2 偏置电压VG的选取

图3 MOS管尺寸的选取

表格1 晶体管尺寸

大致估算一下满足输入输出阻抗匹配时的各个电感，电容值后进行参数扫描仿真，以使工作频率更加精准。下表为各个器件的参数：

4.仿真结果及分析

下图为S参数响应仿真结果，如图所示，S11约为-38.98dB，S22约为-20.49dB，S21为19dB，这三项均满足了设计要求。且S11、S22的特性极好。

图4 S参数响应仿真结果

再看噪声系数，如图5，频率为2.4GHz时的噪声系数约为1.32dB<2dB，满足设计要求。

图5 噪声系数

最后检查放大器的线性度，其1dB压缩点如下图，值为-18.8383dBm。这一值不在设计要求范围内，其主要原因是增益大，牺牲了一部分线性度，设计过程中，为保证噪声系数足够小，便加大了输入电容Cin的值，但是，Cin的增大必然降低的电路的响应速度，同一频率下输入摆辐较大的信号会产生失真。

图6 周期稳态响应

5.总结

初步了解了低噪声放大器的设计理念，了解了低噪声放大器的相关参数的估算方法，通过对比理想元器件与真实工艺库中的元器件的仿真结果，加深了对IC工艺库的了解。

最后，忠心感谢高老师对学生的细心指导，学生因此受益匪浅。