基于FPGA的视频图像采集与处理系统设计

I
华 中 科 技 大 学 硕 士 学 位 论 文
Abstract
In order to acquire the camera output video image and realize real-time data processing, a project is proposed by using FPGA’s strong parallel processing ability and SDRAM’s large memory capacity. The project contains CCD camera, FPGA, SDRAM and video codec chip. Video codec chip is comprised of encoding chip ADV7123 and decoding chip ADV7403. The whole project composes two control parts: one is upper computer control part and the other is lower computer and hardware control part. Upper computer control part completes the initialization of the VGA display mode and sends particular command to FPGA to start to sample a frame data. Afterwards, the data will be uploaded to upper control part and be stored into text file. Subsequently, users can call image prcessing interface to do corresponding processing, including threshold processing, edge detection processing and morphology processing. Based on the initial command, lower computer and hardware control part completes the specific initialization of the acquisition and processing system. According to the steps of video signal processing, six modules are implemented, including the I2C controller, decoder of ITU-R BT.656, video signal processor, SDRAM controller, VGA display controller module and UART controller module. These modules accomplish video decoder chip’s configuration, parsing, processing, storage, display and uploading. Among those modules, the processing module uses Sobel edge detection operator and Prewitt edge inspection operator. As a result, hardware and software validation results show that upper computer control part can revise FPGA’s data preprocessing mode in real time, and realize the corresponding VGA display, which includes color display, gray display and edge detection display. Simultaneously upper part can receive a frame data from lower computer part and realize the threshold processing, edge detection processing and morphology processing.Verification results well in accord with the design requirements. Keywords: Video image, FPGA, VGA controller, Morphology processing
学位论文作者签名： 日期： 年 月 日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借 阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进 行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密□，在 本论文属于 不保密□。 （请在以上方框内打“√” ） 年解密后适用本授权书。
分类号 学校代码 10487
学号 密级
M201070474
硕士学位论文
基于 FPGA 的视频图像采集 与处理系统设计
学位申请人：
杨
钦
学 科 专 业 ： 机械电子工程 指 导 教 师： 周云飞 教授 答 辩 日 期 ： 2013 年 01 月 19 日
A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering
学位论文作者签名： 日期： 年 月 日
指导教师签名： 日期： 年 月 日
华 中 科 技 大 学 硕 士 学 位 论 文
摘
要
为获取摄像头输出的视频图像并实现实时处理，本文利用 FPGA 并行处理能力强和 SDRAM 存储容量大的特点， 提出了一种 CCD 摄像头+FPGA+SDRAM+视频编解码芯片 的采集与处理系统设计方案。 该方案包括上位机界面控制部分和下位机硬件采集处理部 分。 上位机界面控制部分完成对下位机的 VGA 显示模式初始化，并下发指令让下位机 上传一帧的视频数据，实现截屏的功能，同时将上传的视频数据存入文本。随后可调用 图像处理界面完成图像的相应处理，包括阈值处理、边沿检测处理和形态学处理。 下位机根据上位机的初始化命令， 完成对整个采集处理系统的配置， 随后开始启动。 按照 CCD 摄像头输出的模拟 CVBS 信号的处理过程，下位机在 FPGA 中设计了视频前 端电路控制器、视频数据预处理器、SDRAM 控制器、VGA 显示控制器和通讯接口控制 器， 实现了对视频解码芯片的工作配置， 视频数据的解析、 预处理、 SDRAM 存储、 VGA 显示和通讯上传。其中处理模块采用 Sobel 边沿检测算子和 Prewitt 边沿检测算子。 软硬件验证结果表明，上位机可以实时修改下位机的数据预处理模式，并实现相应 的 VGA 显示，包括彩色显示、灰度显示和边沿检测显示。同时可以接收下位机的一帧 视频数据，并实现阈值处理、边沿检测处理和形态学处理。验证结果较好地符合了设计 要求。 关键词：视频图像 FPGA VGA 控制器 形态学处理
II
华 中 科 技 大 学 硕 士 学 位 论 文
目
录
摘 要 ............................................................................................................ I Abstract ......................................................................................................... II 1 绪 论 1.1 课题来源、目的和意义 ................................................................. (1) 1.2 国内外发展现状 ............................................................................. (1) 1.3 本文主要内容 ................................................................................. (6) 2 视频图像采集与处理系统整体方案 2.1 系统设计需求 ................................................................................. (8) 2.2 系统设计整体结构 ......................................................................... (8) 2.3 系统设计整体方案 ....................................................................... (10) 2.4 本章小结 ....................................................................................... (12) 3 视频图像采集与处理系统硬件设计 3.1 CCD 工作原理 .............................................................................. (13) 3.2 ITU-R BT.656 数字视频格式 ....................................................... (14) 3.3 硬件电路设计 ............................................................................... (17) 3.4 电源系统设计 ............................................................................... (21) 3.5 本章小结 ....................................................................................... (24) 4 下位机逻辑驱动程序开发 4.1 逻辑驱动程序总体框架 ............................................................... (25) 4.2 视频前端电路控制器设计 ........................................................... (26)
Design of Video Image Acquisition and Processing System Based on FPGA
Candidate ： Yang Qin Major ： Mechatrபைடு நூலகம்nics Engineering
Supervisor ： Prof. Zhou Yunfei
Huazhong University of Science and Technology Wuhan, Hubei 430074, P. R. China Jan, 2013
独创性声明
本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的 研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其它个人 或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已 在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。