数电第五章锁存器与触发器

5.1 双稳态存储单元电路
5.1.1 双稳态的概念
介稳态
稳态 0
稳态 1
双稳态存储单元电路
G1
1
Q
反馈
G2
1
Q
电路有两个互补的输出端
Q端的状态定义为电路输出 状态。
5.1.2 双稳态存储单元
1、电路结构
——电路具有记忆1位二进制数据的功能。
2、逻辑状态分析 如Q=1
G1
G1 如 Q = 0
VI1 1 VO1 Q 1 1
开关转接A, R = 1 S =0 Q=1 S悬空时S =X R =1 Q不变
开关接 B振动
2. 逻辑门控SR锁存器
电路结构 简单SR锁存器 国标逻辑符号
R
G4
G2
& Q4 ≥1
Q
E
R 1R
Q
E E1
≥1
&
S
Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原理
E=0： 状态不变
E=1： Q3 = S Q4 = R
VI1 1 VO1 Q 0 0
1 VI2
G2
Q0 VO2
1 VI2
G2
Q1 VO2
5.2 锁存器
5.2.1 SR 锁存器
1. 基本SR锁存器
G1
R
≥1
Q
G2
≥1
S
Q
电路的初态与+次VD态D
或非门
或非门
初态：GR1 、S信号作用前GQ2 端的状态.
T初3 态Q用QTn1表T示4 。Q T6
R次态：R、S信T2 号T作5 用后Q端的状S 态.
?
0
?
S=1 R=0
S =0 R =1
S=X R=0
? 1
逻辑功能表
S R Qn Qn
说明
+
0 0 0 0 1 状态不
001 1
变
010 011
0 0
置0
1 0 0 1 置1 101 1
1 1 0 － 状态不
1 1 1－
定
状态转换图用于电路设计：已知状态的转换，确定S、R
的逻辑值
4)工作波形
E=1期间的S 、 R信号影响锁存器的状态。
0 G1
R
≥1
01
Q
0
G1
R
≥1
11
Q
G2 ≥1 S
1
Q0
若初态 Q n = 0
G2
≥1 S
1
Q
0
若初态 Q n = 1
R=1 、 S=0
无论初态Q n为0或1，锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。
1 G1
R
≥1
10
Q
1 G1
R
≥1
00
Q
G2 ≥1 S
0
Q
01
若初态 Q n = 1
R
G4
&&
R G2
& Q4 ≥1
状态发生变化。
Q
S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
E
10
&&
≥1
&
Q
S
Q3S G1
G3
3、 逻辑功能的几种描述方式：
1) 逻辑功能表 （E=1）
S
R Qn Qn+1
说明
0 0 0 0 状态不变 001 1
2）逻辑符号与逻辑功能
逻辑功能表
SS Q RR Q
SR
Qn
00
0
00
1
01
0
Qn?1
0 1 0
S为置1端，R为置0端， 0 1
1
0
且都是高电平有效
10
0
1
10
1
1
11
0
不确定
11
1
不确定
不变
置0
置1 状态 不确定
4）工作波形(设初态为0）
画工作波形方法：
1. 根据锁存器信号敏感电平,确定状态转换时间 S S
、
a.电路图
b.功能表
c.国标逻辑符号
S
≥1
Q
RS Q Q
S
1 1 不变 不变
S
Q
10 1 0
≥1
R
Q
01 0 1 R R
Q
0 0 1 不定
约束条件: S R = 0
画工作波形
S
Q
R
Q
功能表
S
1 0 1 01 1 10 1
RS
11 10 01 00
Q
R
Q
1 1 1 11 0
Fra Baidu bibliotek10
不变 不变
1
0Q
Q
01
2、锁存器与触发器
共同点：
具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个
锁存器或触发器能存储一位二进制码。
不同点：
E
锁存器---对脉冲电平敏感的存储
E
电路，在特定输入脉冲电平作用下
改变状态。
CP
触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 CP 的变化瞬间改变状态。
Q
2. 根据锁存器的逻辑功能确定Qn+1。
RR Q
S R Qn
Q n?1
00 0
0 S 0 1 0 0 0 10
00 1 01 0
1
0
R 0 0 0 1 0 00
01 10 10 11
1
0Q
0
1Q
1
1
0 不确定
不变 置1 不变 置0 不变 置1 不变
1 1 1 不确定
4）用与非门构成的基本SR锁存器
不 定
不定
不变 置1 不变 置1不变 置0 不变
1
不定
5、应用举例 ---去抖动电路
+5V
R 开关闭合时
t0
vO
t1
vO
+5V
t0
开关断开时
t1
t
+5V 100k
S
A S
B
100k
R
+5V
S
12≥704HCT0 Q ≥
R
Q
去抖动电路工作原理
开关起始状态:接B, R = 0 S =1 Q=0 悬空时 R =X S =1 Q不变 开关接A时振动,Q=1
次态用Q n+1表示。
1) 工作原理
R=0、S=0
无论初态Q n为0或1，锁存器的状态不变
R
0
G1 ≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
Q0
若初态 Q n = 1
G2 ≥1 S
0
Q
1
若初态 Q n = 0
R=0、S=1
无论初态Q n为0或1，锁存器的次态为为1态。 信号消失 后新的状态将被记忆下来。
E=0为低电平期间锁存器状态不变。 R 1R
Q
E
E E1
S
S 1S
Q
逻辑功能表
R
5 锁存器和触发器
教学基本要求
1、掌握锁存器、触发器的电路结构和工作原理
2、熟练掌握 SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性
概述
1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关，而且与此前电路的状态有关。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
010 0 011 0
置0
100 1
置1
101 1
1 1
1 1
0 1
－ －
状态不定
2) 特性方程
Q n ? 1= f (S R Q n )
RQn S 00 01 11 10
00 1 0 0 1 1 1 ××
?Q n?1 = S ? RQ n ? SR = 0 约束条件
3) 状态转换图
S=0
R=X
??
G2 ≥1 S
0
Q
11
若初态 Q n = 0
S=1 、 R=1
无论初态Q n为0或1，锁存器的次态 Q、n Q都n 为0 。
1 G1
R
≥1
G2 ≥1 S
1
0 10
Q
Q
0
锁存器的输出既不是0态，也不是1态
当S、R 同时回到0时，由于两个与非
门的延迟时间无法确定，使得触发器 最终稳定状态也不能确定。
约束条件: SR = 0