阎石《数字电子技术基础》(第6版)章节题库-第3章 门电路【圣才出品】

第3章门电路
一、选择题
1．三态逻辑门输出的状态不包括（）。

A．高电平
B．低电平
C．低阻态
D．高阻态
【答案】C
【解析】高阻态是为了实现逻辑门不工作时相当于断路。

三态输出门电路主要用于总线传输，任何时刻只有一个三态输出电路被使能（输出高、低电平），该电路的信号被传到总线上，而其他三态输出电路处于高阻状态。

2．在下列门电路中，输出端不可以并联使用的是（）。

A．具有推挽输出结构的TTL门电路
B．集电极开路门（OC）
C．三态门
D．CMOS传输门
【答案】A
【解析】具有推挽输出结构的TTL门电路输出端不能并联接成线与结构。

若一个门的输出是高电平而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过
这两个门的输出级。

这个电流的数值将远远超过正常工作电流，可能使门电路损坏。

3．TTL逻辑门的低电平噪声容限、高电平噪声容限等于（）。

A．U NL＝U ILMIN－U OLMAX、U NH＝U OHMIN－U IHMIN
B．U NL＝U OLMAX－U ILMAX、U NH＝U OHMIN－U IHMIN
C．U NL＝U ILMIN－U OLMIN、U NH＝U IHMIN－U OHMIN
D．U NL＝U ILMAX－U OLMAX、U NH＝U OHMIN－U IHMIN
【答案】D
【解析】噪声容限是保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，允许输入电平的波动范围。

低电平噪声容限为低电平时允许输入电压最大值减输出电压的最大值；高电平噪声容限等于高电平时允许输出电压最小值减输入电压的最小值。

4．OC门在使用时，下列说法哪个是错误的？（）
A．输出端可以并联
B．使用时，应在输出端和电源之间接一个电阻
C．输出端并联实现或逻辑关系
D．OC门在工作时，输出端有两个状态，高电平、低电平
【答案】C
【解析】OC门输出端并联并接上上拉电阻后接电源可以实现“线与”逻辑关系，改变上拉电阻所连接的电源大小可以实现输出电平的变化。

5．TTL与非门的低电平输入电流为1.5mA，高电平输入电流为10μA，最大灌电流为
15mA，最大拉电流为400μA，则其扇出系数为N＝（）。

A．5
B．10
C．40
D．20
【答案】B
【解析】门电路的扇出系数指其在正常工作情况下，所能带同类门电路的最大数目。

考虑如下两种情况：①拉电流工作情况：负载电流从驱动门流向外电路，输出为高电平的扇出系数表示：N ON＝I OL/I IH；②灌电流工作情况；负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：N ON＝I OL/I IL，最终取两者的最小值。

6．电路如图3-1所示，（1）、（2）、（3）、（4）中能实现F＝A＿功能的电路是（）假设G1、G2、G3、G4均为TTL门电路。

图3-1
【答案】（4）
【解析】（1）中具有使能端，当A＝0时，该门电路不工作，没有输出；（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，F总是输出高电平；（3）
TTL 门电路悬空的时候表示高电平，或非门始终输出0；（4）中门电路表示异或，其中一个接电阻连高电平，逻辑不发生变化还是逻辑1，F 1=A A =⋅。

7．和TTL 电路相比，CMOS 电路最突出的优点在于（ ）
A ．可靠性高
B ．抗干扰能力强
C ．速度快
D ．功耗低
【答案】D
【解析】以上都是CMOS 的优点，但是最突出的特点还是静态功耗小，动态功耗差别并不明显。

8．下列说法不正确的是（ ）
A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑
B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
C ．OC 门输出端直接连接可以实现正逻辑的线与运算
D ．集电极开路的门称为OC 门
【答案】A
【解析】数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。

负逻辑则相反当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。

9．可以将输出端直接并联实现“线与”逻辑的门电路是（）
A．三态输出的门电路
B．推拉式输出结构的TTL门电路
C．集电极开路输出的TTL门电路
D．互补输出结构的CMOS门电路
【答案】C
【解析】A项三态门虽然可以将输出端直接并联构成总线结构，但任何时候有且只有一条线有效，与“线与”无关，利用三态门可实现数据双向传输。

B项，一般TTL门输出端并不能直接并联使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。

D项，互补输出CMOS门电路，输出端直接并联实现“线或”。

10．正逻辑系统中的NAND与非门，在负逻辑系统中是（）门。

A．AND与门
B．OR或门
C．NAND与非门
D．NOR或非门
【答案】D
【解析】在正逻辑中，与非逻辑如表3-1（a）所列。

表3-1 （a）
分别取反后为负逻辑如表3-1（b）所列。

表3-1 （b）
11．电路如图3-2所示，假设每个门的延迟都相同且为△。

下面的四个定时图如图3-2（b）所示中，（）是正确的。

图3-2（a）。