全加器及加法器IC的应用

数字逻辑实验报告

实验二

实验名称：全加器及加法器IC的应用专业班级： _

学号：___ ___ _ 姓名：

实验时间：

指导老师：

实验二全加器及加法器IC应用

一、实验目的

1．掌握加、减法运算器的基本原理及其相应组合逻辑电路的实现。

2．掌握集成电路运算器74283的用法。

3．掌握基于74283的BCD加法器的设计。

4. 设计基于74283的余3码产生电路。

5. 设计基于74283的一位BCD码加法器。

二、实验要求

1．在Proteus仿真环境下设计半加器电路，并仿真验证。

2．在Proteus仿真环境下设计全加器真值表设计相应的电路，并仿真验证。3．设计基于基于74283的8位二进制加、减法运算器，并仿真验证。

4．设计基于74283的余3码产生电路，并仿真验证，用7_SEG_BCD显示运算结果。5．设计基于74283的一位BCD码加法器，并仿真验证，用7_SEG_BCD显示运算结果。

三．实验内容、实施方案与结果分析

1.半加器

2.全加器

真值表

3.74283的8位二进制加、减法运算器

(1)说明：当C0=0时，为加法器，当C0=1时，为减法器。

4.74283的余3码产生电路

(1)说明：余3码由8421码加3而得可知，B端应定为0011，C0端定为0。

5.基于74283的一位BCD码加法器

(1)当第一次和在0~9时，第二次和不变；在10~18时，第二次和=第一次和+0110。