基于FPGA的高速脉冲位置调制激光通信系统设计
基于FPGA的光纤通信系统设计与开发
基于FPGA的光纤通信系统设计与开发光纤通信系统是一种传输信息的方式,通过将信息转化成光信号,然后通过光纤将光信号传输到终端接收器,终端接收器将光信号转化成原始信息。
光纤通信系统具有传输速度快、信号传输距离远、抗干扰性能强等优点,在现代通信、网络、医疗等领域得到了广泛的应用。
基于FPGA的光纤通信系统是一种新型的光通信系统,它借助FPGA芯片的高度集成度、灵活性和可编程性,在光纤通信系统的设计和开发方面具有很大的优势。
下面,我们就从光纤通信系统的原理、FPGA芯片的特点以及基于FPGA的光纤通信系统的设计与开发等方面,探讨一下基于FPGA的光纤通信系统。
一、光纤通信系统原理光纤通信系统是通过光信号传输信息的一种通信方式。
它采用纤维光缆作为信号传输介质,将信息转化成光信号,然后通过光缆将光信号传输到接收端,再将光信号转化成原始信息。
光信号是由激光器产生的,经过调制后转化为光脉冲信号,然后通过光纤传输。
光纤通信系统具有以下优点:1. 传输速度快:光信号传输速度很快,可以达到光速的99.9%以上。
2. 信号传输距离远:在光纤通信中,光的传输距离几乎不受限制,通常可以达到几公里甚至几十公里以上。
3. 抗干扰性能强:光信号不容易受到外界干扰,因此在传输过程中信号几乎不会失真,保证了信息的可靠性。
二、FPGA芯片特点FPGA是一种可编程逻辑器件,具有高度集成度、灵活性和可编程性等特点。
在光纤通信系统中,FPGA可以作为主控芯片,在光信号的调制、解调、传输等方面具有很大的作用。
FPGA芯片具有以下特点:1. 可编程性强:FPGA芯片可以根据用户的需要进行编程,实现不同的功能。
因此,在光纤通信系统中,可以利用FPGA芯片灵活地设计和开发各种功能模块。
2. 集成度高:FPGA芯片集成了大量的逻辑单元、存储单元和输入输出接口等,可以实现复杂的逻辑功能,且可实现更高的集成度。
3. 时序性优秀:FPGA芯片采用先进的时序设计技术,保证了其内部逻辑的时序性优秀,可以实现更高的工作频率。
基于FPGA的PPM调制解调系统设计
基于FPGA的PPM调制解调系统设计作者:何攀,李晓毅,侯倩,王兆浪来源:《现代电子技术》2010年第09期摘要:光通信技术的蓬勃发展对调制解调技术提出了更高的要求,脉冲位置调制(PPM)有较高的平均功率利用率,传输速率以及较强的抗干扰能力,能够很好地满足实际需求。
从脉冲位置调制的基本原理出发,基于FPGA对PPM调制解调系统进行设计,特别是对PPM的帧同步进行详细说明,并用Verilog HDL语言对系统进行时序仿真,验证了设计的正确性。
关键词:脉冲位置调制; 帧同步; FPGA; Verilog HDL中图分类号:TN929.12 文献标识码:A文章编号:1004-373X(2010)09-0052-03Design of PPM Modulation and Demodulation System Based on FPGAHE Pan1, LI Xiao-yi1, HOU Qian1, WANG Zhao-lang2(1. Chongqing Communication Institute, Chongqing 400035, China; 2. Optoelectronic College, Chongqing University, Chongqing 400030, China)Abstract: There is a high demand in modulation and demodulation techniques due to the vigorous development of optical communication technology. Pulse position modulation (PPM) has higher average power utilization, transmission rate and strong anti-interference ability to meet the actual needs well . PPM modulation and demodulation system is designed based on FPGA in the premise of the basic principle of pulse-position modulation, PPM frame synchronization is described in detail. The timing simulation for system in Verilog HDL language is made , the correctness of the design is verified.Keywords: PPM; frame synchronization; FPGA; Verilog HDL0 引言目前,大气激光通信、无线红外通信以及新兴的紫外光通信技术[1]发展迅猛,是现代通信技术研究的一个热点。
基于FPGA的脉冲光纤激光器功率控制系统设计
基于FPGA的脉冲光纤激光器功率控制系统设计周建;祝连庆;张荫民【摘要】Pulse fiber laser control system in the application of laser marking is studied in detail. An experi- mental system is designed and tested based on the working and composition principles of pulse fiber laser control sys- tem. The function of timing control, laser power control, aeousto-optic modulator (AOM) and etc. are implemen- ted using an FPGA processor. Experiment results prove that the system design features simple structure, high inte- gration, high-speed processing, and implements real-time accurate laser power control.%对应用于激光打标中脉冲光纤激光器的控制系统进行了研究,根据其组成原理与工作原理,设计了以FPGA芯片为核心的控制系统。
实现了在打标过程中对脉冲光纤激光器出光的时序控制、输出功率控制及声光调制器(AOM)驱动控制等功能。
实验结果表明,该系统具有结构精简、集成度高、处理速度快,实现了对激光打标机的实时准确的控制。
【期刊名称】《电子科技》【年(卷),期】2012(025)012【总页数】4页(P52-55)【关键词】FPGA;脉冲光纤激光器;功率控制;AOM【作者】周建;祝连庆;张荫民【作者单位】北京信息科技大学光电信息与通信工程学院,北京100192;北京信息科技大学光电信息与通信工程学院,北京100192;北京信息科技大学光电信息与通信工程学院,北京100192【正文语种】中文【中图分类】TN248脉冲光纤激光器因具有优异的光束质量、较高的功率和功率密度、易冷却、高稳定性和可靠性等多方面优点,使其在激光打标、印刷、微机械加工、选择性切割、焊接、医疗、光信息处理等领域具有广阔的应用前景[1-4]。
高速数据传输中的FPGA调制解调系统设计与信号重构
高速数据传输中的FPGA调制解调系统设计与信号重构在现代通信领域中,高速数据传输是一项至关重要的技术,它涉及到大量数据的快速传递和解读。
为了达到高速数据传输的要求,FPGA (可编程逻辑门阵列)调制解调系统成为一种有效的解决方案。
本文将详细介绍FPGA调制解调系统的设计原理和信号重构技术。
一、FPGA调制解调系统设计原理FPGA调制解调系统是基于FPGA芯片的一种数字信号处理系统,它可以实现高速数据传输过程中的信号调制和解调。
设计FPGA调制解调系统的关键原理如下:1. 数字调制技术:FPGA调制解调系统通过数字调制技术将待传输的模拟信号转换为数字信号。
常用的数字调制技术包括调幅(AM)、调频(FM)、相移键控(PSK)等。
这些调制技术能够将原始信号转换为数字信号,并提高传输的抗干扰性能。
2. 信号编码技术:FPGA调制解调系统通过信号编码技术将数字信号转换为符号序列,以便进行高效的传输。
常用的信号编码技术包括差分编码、曼彻斯特编码等。
这些编码技术可以提高数据的可靠性和传输速率。
3. 调制技术的选择:根据不同的传输要求,FPGA调制解调系统可以选择不同的调制技术。
例如,在高容量传输中,可以选择高阶调制技术(如16QAM、64QAM),以提高传输速率;在抗干扰能力要求较高的场景中,可以选择相移键控技术(如BPSK、QPSK),以提高抗干扰性能。
4. 解调技术的设计:FPGA调制解调系统的解调部分是将接收到的数字信号恢复为原始的模拟信号。
解调技术包括同步、解调滤波、时钟恢复等。
通过这些技术的设计和优化,可以提高解调的准确性和稳定性。
二、信号重构技术在高速数据传输过程中,信号可能会受到传输介质、噪声等因素的影响,导致信号失真或损耗。
为了准确恢复原始信号,需要进行信号重构。
FPGA调制解调系统可以通过以下两种信号重构技术提高信号质量:1. 等化器设计:等化器是一种数字滤波器,它可以根据信道的特性来调整接收信号的频率响应,以实现信号形状的恢复。
高速数据传输中的FPGA调制解调系统设计与码间干扰抑制
高速数据传输中的FPGA调制解调系统设计与码间干扰抑制随着科技的不断发展,高速数据传输在各个领域中扮演着越来越重要的角色。
为了满足高速数据传输的需求,FPGA(Field-Programmable Gate Array,现场可编程门阵列)调制解调系统逐渐被广泛应用。
然而,在高速数据传输中,码间干扰(ISI)成为了系统性能的一个关键问题,因此,设计一种有效的FPGA调制解调系统,并实现码间干扰的抑制是非常重要的。
FPGA调制解调系统是通过配置FPGA芯片的硬件资源实现基带信号的处理和调制解调功能的系统。
它的设计中应该包括以下几个方面的考虑。
首先,需要选择合适的调制解调算法。
对于高速数据传输来说,常用的调制方式包括QAM(Quadrature Amplitude Modulation,正交振幅调制)、PSK(Phase Shift Keying,相位移键控)、OFDM (Orthogonal Frequency Division Multiplexing,正交频分复用)等。
根据具体应用场景和系统性能要求,选择适当的调制方式是至关重要的。
其次,需要合理规划FPGA资源的分配。
FPGA作为一种可编程逻辑设备,可以根据应用需求编写与控制逻辑相关的代码,并通过配置完成对硬件资源的分配。
在FPGA调制解调系统设计中,要充分考虑各功能模块的资源需求,避免资源的冲突和浪费,提高系统的性能和效率。
另外,针对高速数据传输中的码间干扰问题,可以采用一些有效的抑制方法进行处理。
其中,一种常见的方法是采用均衡器(Equalizer)对接收到的信号进行补偿,以消除码间干扰的影响。
均衡器可以通过自适应算法实现参数的动态调整,提高系统对码间干扰的抑制能力。
此外,还可以采用信道编码技术,通过差错检测和纠正码来降低码间干扰的影响。
在FPGA调制解调系统的设计中,还需要注意时序控制的问题。
高速数据传输中,时序要求严格,因此,在设计FPGA调制解调系统时,要合理设置时钟和时序,确保数据能够按时准确地传输。
高速数据通信中的FPGA调制解调系统设计与优化
高速数据通信中的FPGA调制解调系统设计与优化随着科技的发展和信息社会的来临,高速数据通信已经成为了现代社会不可或缺的一部分。
在高速数据传输中,FPGA调制解调系统的设计与优化显得尤为重要。
本文将探讨在高速数据通信中,如何设计和优化FPGA调制解调系统,以提高数据传输的效率和稳定性。
一、背景介绍随着科技的进步和社会的发展,人们对于数据传输速度的需求越来越高。
高速数据通信系统能够满足人们对于大数据、高清视频等高带宽需求的传输要求。
而FPGA调制解调系统作为高速数据通信的关键部分,具有重要的作用。
FPGA(Field-programmable Gate Array)可以根据需要进行可编程逻辑的设计,因此在设计高速数据通信系统中发挥着重要的作用。
二、FPGA调制解调系统的设计原理FPGA调制解调系统设计的核心是信号的调制和解调。
调制是将数字信号转化为模拟信号,解调则是将模拟信号还原成数字信号。
FPGA 通过将模拟信号转化为数字信号,并进行逻辑运算、滤波等处理,实现信号的传输和解析。
三、FPGA调制解调系统设计的关键问题1. 时钟设计:时钟是FPGA调制解调系统中的关键部分,它会直接影响到系统的稳定性和可靠性。
在高速数据通信中,时钟同步尤为关键,因此需要合理设计时钟系统,保证传输信号的稳定性。
2. 数据压缩与解压缩:高速数据通信中,由于数据量较大,对于数据的压缩和解压缩成为了必要的操作。
FPGA需要具备相应的压缩与解压缩算法,以实现有效的数据传输和存储。
3. 算法优化:针对不同的数据传输要求,FPGA调制解调系统需要根据实际需求进行算法的优化。
优化算法可以提高系统的运行效率和数据处理速度,减少系统的功耗和延时。
四、FPGA调制解调系统的优化方法1. 选择合适的硬件资源:根据实际需求和性能要求,选择合适的硬件资源进行设计。
FPGA具有多种不同的资源,如Look-Up Table (LUT)和Flip-Flops等。
基于FPGA的光通信系统设计与开发
基于FPGA的光通信系统设计与开发近年来,随着互联网的迅速发展,数据传输速度越来越成为一项关切的问题。
而其中最被关注的便是光通信技术,因其具有传输速度快、噪声小等优点,已成为目前高速通信技术的主流之一。
光通信系统中,最需要关注的设备当属FPGA。
FPGA(Field Programmable Gate Array)是现代普遍使用的重要的可编程逻辑芯片,它能够通过电子信号控制内部的可编程逻辑门电路,实现自定制的计算任务,因此它在光通信系统中占据了重要的地位。
基于FPGA的光通信系统如何设计与开发呢?这里本篇文章将详细讲解。
一、光通信系统的基本组成部分光通信系统的基本组成部分包括:发光装置、传输介质、接收装置等三部分。
发光装置包括激光器和调制器,激光器可以将大功率电信号转换为光信号,调制器则是将电信号转化为光信号,并且能够进行光强度的调制,从而实现数字信号传输。
传输介质就是光纤,光纤分为单模光纤和多模光纤,其中多模光纤是较为常见的光纤,其带宽通常范围在10MB/s到100MB/s。
接收装置则包括光零件、放大器和接收器等三部分,它们可以将光信号转化为电信号,并通过接收器将电信号传输到完整的数据接收站。
二、基于FPGA的光通信系统的设计在光通信系统中,FPGA本身就有着极高的可编程性和定制性,因此可以将其作为光通信系统的主控制系统。
基于FPGA的光通信系统的设计,可以使用硬件描述语言(HDL)来进行。
例如Verilog HDL,在数码电路设计上,Verilog 常被用于描述单独的模块,这种基于模块分层设计的方式很便于对多个硬件部件进行特定的调整和优化,而FPGA本身就是由一系列可定制的模块组成的,因此Verilog和FPGA的组合就很自然。
在Verilog的代码实现中,可以采用实体化设计的方式,将完整的光通信系统分为多个小模块,如时钟分频器、串行并行转换模块、CRC校验模块等等,然后通过模块之间的连接来构建整体的光通信系统。
基于FPGA的无线光通信PPM调制系统的设计
中文核心期刊基于FPGA的无线光通信PPM调制系统的设计朱乐君,张江鑫(浙江省光纤通信技术重点实验室浙江工业大学信息学院,杭州310014)摘要:无线光通信技术具有通信容量大、传输速率高等众多优点,在许多场合都有重要的应用,是现代通信技术研究的一个热点。
由于脉冲位置调制(PPM)有较高的平均功率利用率和抗干扰能力,故PPM是无线光通信系统中常用的调制方式。
在研究PPM调制技术的基础上,就基于FPGA的无线光通信PPM调制系统进行设计,并用VHDL语言完成了系统的设计和仿真。
仿真结果表明,该设计具有正确性和合理性。
关键词:无线光通信;脉冲位置调制;调制解调器中图分类号:TN929.12文献标志码:A1引言无线光通信技术结合了光纤通信和无线通信的特点,具有通信容量大、传输速率高等众多优点,有着广泛的应用前景。
无线光通信中的关键技术主要有光源的选择、光学天线、差错控制编码技术、APT技术、调制技术和自适应光学技术几个方面。
由于脉冲位置调制(PPM)是一种功率有效的通信方式,与OOK等调制技术相比,PPM可降低光辐射平均功率的要求,小辐射功率对延长电源工作寿命特别重要[1],同时PPM具有较强的抗干扰能力等优点,PPM是无线光通信系统中通常采用的调制方式,故对PPM调制方式及其在无线光通信中的应用的研究具有重要的现实意义。
本文在研究PPM调制技术的基础上,就基于FP-GA的无线光通信PPM调制系统进行设计,其中包括调制器、解调器,字同步信号的提取,并用VHDL语言完成了系统的设计和仿真。
2PPM调制系统的设计在对PPM调制解调系统进行设计时,本文是采用现场可编程门阵列(FPGA)来实现的,并通过VHDL硬件描述语言实现其电路功能。
2.1PPM调制器的设计PPM调制实际上是一个计数输出脉冲的过程[2],其基本设计思想是利用对时隙信号进行计数,当它跟调制数据相等时就在相应的时隙输出高电平"1",即输出光脉冲,其他时隙都为低电平"0",即不输出光脉冲,设计流程图如图1所示。
基于FPGA的激光通信系统
基于FPGA的激光通信系统
朱玉建;郑建生;雷莉;周博海
【期刊名称】《光通信技术》
【年(卷),期】2013(37)11
【摘要】为提高激光通信的性能,通过特殊的编码方式,设计了一套速率能达到
2.5Gb/s且误码率在10e-9以下的激光通信系统.测试结果表明,该系统可以稳定传输高速数据,满足卫星与地面之间的大容量数据传输要求.
【总页数】3页(P51-53)
【作者】朱玉建;郑建生;雷莉;周博海
【作者单位】武汉大学GNSS中心,武汉430079;武汉大学GNSS中心,武汉430079;武汉大学电子信息学院,武汉430079;武汉大学GNSS中心,武汉430079【正文语种】中文
【中图分类】TN91
【相关文献】
1.基于FPGA的水下无线激光语音通信系统 [J], 吴健;马礼观;吴凯;许惠英
2.基于光纤激光相控阵的空间激光通信系统 [J], 毕明喆;苏煜炜;马万卓;刘显著;慈明儒;贾青松;王天枢;刘京郊
3.基于FPGA的SSB短波通信系统 [J], 汤豪杰;王玲;潘欣裕;何一玉;王柳笛;沈泽华;倪苏平
4.基于FPGA的紫外光字符通信系统设计 [J], 杨永坤;白晓晨
5.基于SoC FPGA的FPGA to HPS数据通信系统设计 [J], 刘春雅
因版权原因,仅展示原文概要,查看原文内容请购买。
基于FPGA的高速数字信号处理系统设计与实现
基于FPGA的高速数字信号处理系统设计与实现随着时代的进步和科技的发展,数字信号处理(Digital Signal Processing,简称DSP)在各个领域中扮演着重要角色。
而FPGA (Field Programmable Gate Array)作为一种强大的可编程逻辑器件,已经被广泛应用于高速信号处理系统中。
本文将探讨基于FPGA的高速数字信号处理系统的设计与实现。
1. 引言高速数字信号处理系统在实时性和处理速度方面要求较高。
传统的通用处理器往往无法满足这些需求,而FPGA的并行处理能力和灵活性使其成为处理高速数字信号的理想选择。
本文将着重讨论FPGA系统的设计和实现。
2. FPGA基础知识2.1 FPGA原理FPGA是一种可编程逻辑器件,由大量的可编程逻辑单元和存储单元构成。
通过编程可以实现逻辑门、存储器和各种电路。
FPGA的可重构性使得其适用于不同的应用领域。
2.2 FPGA架构常见的FPGA架构包括查找表(Look-up Table,简称LUT)、寄存器和可编程互连网络。
LUT提供逻辑功能,寄存器用于数据存储,而可编程互连网络则实现不同逻辑单元之间的连接。
3. 高速数字信号处理系统设计3.1 系统需求分析在设计高速数字信号处理系统之前,需要明确系统的需求和目标。
这可能包括处理速度、资源利用率、功耗等方面的要求。
3.2 系统架构设计基于FPGA的高速数字信号处理系统的架构设计是关键步骤之一。
需要根据系统需求和目标来选择合适的算法和硬件结构。
可以采用流水线结构、并行处理结构等以提高处理速度。
3.3 硬件设计硬件设计包括选择FPGA器件、选择合适的外设、设计适配电路等。
通过合理的硬件设计可以实现信号处理系统的高速和稳定运行。
4. 实现与验证4.1 FPGA编程使用HDL(Hardware Description Language)进行FPGA编程。
常用的HDL语言包括VHDL和Verilog。
高速数据传输中的FPGA调制解调系统设计与信道编码
高速数据传输中的FPGA调制解调系统设计与信道编码在高速数据传输领域,FPGA(现场可编程门阵列)调制解调系统的设计和信道编码起着至关重要的作用。
本文将讨论该系统的设计原理、关键技术以及在信道编码方面的应用。
一、FPGA调制解调系统设计原理FPGA调制解调系统是一种通过硬件实现的数字信号处理方法,广泛应用于高速数据传输和通信领域。
其设计原理可以简要概括为以下几个方面:1. 基带信号处理:FPGA模块通过实现数字滤波器、混频器等算法来对基带信号进行处理,以提取或生成所需的调制信号。
2. 调制器设计:调制器是FPGA调制解调系统的核心部分,常见的调制方式包括调幅(AM)、调频(FM)和调相(PM)等。
设计调制器需要考虑调制方式、调制指数和波形的合适选择。
3. 解调器设计:解调器是将接收到的调制信号还原为基带信号的关键组件。
解调器的设计需要考虑解调方式的选择,例如相干解调、非相干解调和差分解调等。
4. 数字信号处理(DSP):FPGA调制解调系统中的DSP模块负责对调制信号进行数字化处理,包括滤波、频谱分析、符号解调等。
二、关键技术及其应用在FPGA调制解调系统设计中,有几个关键技术在实际应用中具有重要意义。
下面将介绍这些技术及其在高速数据传输中的应用。
1. 快速傅里叶变换(FFT):FFT是一种高效的频谱分析技术,在FPGA中广泛应用于调制解调系统的相关处理中。
通过FFT,可以将信号从时域转换到频域,实现对信号频谱的快速分析和处理。
2. 信号同步技术:在高速数据传输中,信号的同步对于系统可靠性和性能有着重要影响。
FPGA调制解调系统可以通过采用同步技术,如时钟同步和码同步等,确保接收端与发送端的信号同步,从而提高传输效率。
3. 码表技术:在数字通信领域,使用码表来调制信号可以有效地提高数据传输速率和带宽利用率。
FPGA调制解调系统通过灵活配置码表,实现对数据的高效编码和解码,从而提高传输效率和可靠性。
基于FPGA_的Multi-h_CPM_高速解调系统设计与实现
doi:10.3969/j.issn.1003-3114.2023.05.017引用格式:刘誉楷,刘荣科,陈祺治.基于FPGA 的Multi-h CPM 高速解调系统设计与实现[J].无线电通信技术,2023,49(5):912-923.[LIU Yukai,LIU Rongke,CHEN Qizhi.Design and Implementation of High-speed Demodulation System for Multi-h CPM Signal Based on FPGA[J].Radio Communications Technology,2023,49(5):912-923.]基于FPGA 的Multi-h CPM 高速解调系统设计与实现刘誉楷1,刘荣科1,2∗,陈祺治1(1.北京航空航天大学电子信息工程学院,北京100191;2.深圳北航新兴产业技术研究院,广东深圳518063)摘㊀要:多指数连续相位调制(Multi-h Continuous Phase Modulation,Multi-h CPM )作为一种高效的调制方式,具有良好的频谱效率和抗干扰能力,在卫星通信领域有着广泛的应用价值㊂但是Multi-h CPM 的解调算法计算复杂度较高,为了实现高速数据传输能力,需要较高的硬件资源开销㊂因此基于现场可编程门阵列(Field Programmable Gate Ar-ray,FPGA)平台的高并行度数据处理能力,设计了一种Multi-h CPM 高速解调系统,采用了软输出维特比算法(Soft Output Viterbi Algorithm,SOVA)实现了Multi-h CPM 信号解调,并通过早迟门和升降频门实现了时频同步功能㊂为了降低算法的计算复杂度,本系统引入了倾斜相位(Tilted Phase,TP )算法和频率脉冲响应截断(Frequency Pulse Truncation,FPT)算法减少了Viterbi 过程的网格状态数,降低了系统的资源开销㊂通过仿真和实际测试,验证了所提出的解调系统的有效性,并表明该系统具有良好的解调性能和系统稳定性㊂关键词:多指数连续相位调制;软输出维特比算法;高速解调系统;现场可编程门阵列中图分类号:TN919.6㊀㊀㊀文献标志码:A㊀㊀㊀开放科学(资源服务)标识码(OSID):文章编号:1003-3114(2023)05-0912-12Design and Implementation of High-speed Demodulation System forMulti-h CPM Signal Based on FPGALIU Yukai 1,LIU Rongke 1,2∗,CHEN Qizhi 1(1.School of Electronic and Information Engineering,Beihang University,Beijing 100191,China;2.Shenzhen Institution of Beihang University,Shenzhen 518063,China)Abstract :Multi-h Continuous Phase Modulation (Multi-h CPM)is an efficient modulation technique with high spectrum efficiencyand anti-jamming ability,and has extensive applications in of satellite communications.However,the high computational complexity ofthe demodulation algorithm requires high resource consumption to ensure fluent data transmission with high speed.Therefore,a high-throughput Multi-h CPM demodulation system based on the Field Programmable Gate Array (FPGA)platform is designed,which uses a Soft Output Viterbi Algorithm (SOVA)to demodulate the Multi-h CPM signal,and early-late gates and up-down frequency gates are ap-plied to achieve time and frequency synchronization.To reduce the computational complexity of the algorithm,Tilted Phase (TP)and Frequency Pulse Truncation (FPT)technologies are introduced to reduce the number of Viterbi states and lower the computational costof the system.Through simulations and experiments,the effectiveness of the proposed demodulation system is verified,and it is shown that the system has good demodulation performance and stability.Keywords :Multi-h CPM;SOVA;high speed demodulation system;FPGA收稿日期:2023-05-21基金项目:北京市自然科学基金(L202003)Foundation Item :Beijing Municipal Natural Science Foundation of China(L202003)0㊀引言卫星互联网技术可以利用卫星信道连接全球范围内的用户,在现代通信系统中发挥了至关重要的作用㊂它不仅能够提供高速稳定的接入服务,且不受地理和地形的限制,可以满足各种应用需求,在电信㊁航天等各个领域都有着广泛的应用前景[1-3]㊂在卫星通信系统中,信号调制与解调是实现高速数据传输的关键技术之一[4]㊂连续相位调制(Continuous Phase Modulation,CPM)技术通过控制信号的相位变化来调制信号,相较于其他的数字调制技术,CPM可以在较低误码率下提供更高的频谱效率[5]㊂此外CPM具有恒包络的特点,可以有效降低高功率放大器非线性效应的影响[6],适合应用于卫星等功放受限的场景㊂多指数连续相位调制(Multi-h Continuous Phase Modulation,Multi-h CPM)是CPM的一种扩展形式㊂Multi-h CPM通过采用不同的调制指数,改变调制信号的相位偏移量㊂与传统的CPM技术相比,Multi-h CPM可以通过选择不同的调制指数来适应不同的信道环境,提高数据的传输效率,改善系统的容错性能[7]㊂目前Multi-h CPM接收机中最常采用的算法是最大似然序列检测(Maximum Likelihood Sequence Detection,MLSD)算法[8]㊂但是由于Multi-h CPM相比于CPM信号,其解调的复杂度较高,还需要采用一些简化算法来降低算法的复杂度㊂降低Multi-h CPM的解调复杂度有两个主要方向:降低匹配滤波器数量和减少网格状态数㊂降低匹配滤波器数量的简化算法主要包括脉冲幅度调制(Pulse Amplitude Modulation,PAM)分解[9-10]㊁Walsh分解[11]㊁奇异值分解(Singular Value Decomposition,SVD)[12]㊁状态空间分类(State Space Partitioning,SSP)算法[13]和虚拟指数集解调算法[14]等㊂降低网格状态数的简化算法主要包括倾斜相位(Tilted Phase,TP)算法[15]㊁频率脉冲截断(Frequency Pulse Truncation,FPT)算法[16]和减状态序列检测(Reduced State Sequence Detection,RSSD)算法[17]等㊂以上算法中,除了TP 算法之外,其他算法都会降低接收机的解调性能㊂在实际的系统设计时,通常将几种降低复杂度的算法联合应用,通过牺牲部分解调性能的方式,显著降低接收机系统的实现复杂度㊂为了实现高效的Multi-h CPM解调,保证接收机的高速数据处理能力,除了降低解调算法的计算复杂度之外,还需要在硬件架构设计时,通过高度并行化的数据处理方案,提高系统的吞吐率㊂现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程的逻辑器件,具有可重构性强㊁高并发性能㊁高速运算能力㊁低功耗和灵活性等优点,可以支持多个逻辑电路并行计算,进行复杂的逻辑电路设计与实现,在信号处理和通信领域得到了广泛应用[18]㊂因此本文设计并实现了基于FPGA平台下的Multi-h CPM解调系统,完成了Multi-h CPM的软输出维特比算法(Soft Output Viterbi Algorithm,SO-VA)[19-20]㊁时频同步等功能,并且采用了TP算法和FPT算法,大幅度降低了系统的解调复杂度㊂通过仿真和实验验证,本文的Multi-h CPM接收机具有良好的系统性能,可有效满足实际应用需求㊂1㊀Multi-h CPM系统模型1.1㊀Multi-h CPMMulti-h CPM的复基带信号可以表示为:s(t;a)=2E STexp(jφ(t;a)),(1)式中:E S为信号能量,T为码元周期,φ(t;a)为信号相位,其可以进一步表示为:φ(t;a)=2πðɕi=0a i h i q(t-iT),(2)式中:a iɪ{ʃ1,ʃ3, ,ʃ(M-1)}为传输的M进制符号序列,h iɪ{h1,h2, ,h n}为调制指数集,q(t)为相位脉冲响应,可以表示为频率脉冲响应g(t)的积分,即:q(t)=ʏT0g(τ)dτ㊂(3)目前Multi-h CPM调制中最常用的脉冲函数为升余弦脉冲,其表达式为:g(t)=12LT1-cos2πtLT()[],(0ɤt<LT)q(t)=t2LT-14πsin2πt LT(),(0ɤt<LT)ìîíïïïï,(4)式中:L为关联长度㊂当L=1时,生成的Multi-h CPM信号为全响应信号;当L>1时,生成的信号为部分响应信号㊂1.2㊀Multi-h CPM相位网格状态Multi-h CPM信号在确定了调制参数的情况下,信号相位φ(t;a)仅与累加相位和关联长度内的传输符号有关,因此式(2)可以改写为:φ(t;a)=πðn-Li=-ɕa i h i+ðn i=n-L+1a i h i q(t-iT)=ϕn+ϕ(t;a),(5)式中:ϕn 为累加相位,ϕ(t ;a )为相关相位㊂考虑到调制指数h i 为有理数,因此Multi-hCPM 信号的累加相位状态是有限的㊂令h i =m /k ,其中m 和k 是互斥的两个质数,则累加相位的所有状态集合为:ϕn ɪ0,m πk,2m πk , ,(2k -1)m πk ,m 为奇数0,m πk ,2m πk , ,(k -1)m πk ,m 为偶数ìîíïïïï㊂(6)综合考虑累加相位和相关相位的影响,Multi-hCPM 信号的相位可以由下述状态序列决定:s n ={a n -L +1,a n -L +2, ,a n -1,ϕn -L }㊂(7)相位状态转移的表达式为:s n +1=s n a n ={a n -L +2,a n -L +3, ,a n ,ϕn -L +1}ϕn +1=ϕn +πh n a n -L +1{㊂(8)假设Multi-h CPM 的调制进制数M =2,关联长度L =1,调制指数h ={1/4,1/2},其相位状态转移如图1所示㊂从状态转移图中可以看到,Multi-hCPM 的信号相位具有周期性的网格结构,根据网格图的转移关系可以清楚地描述当前的信号状态和下一码元对输出信号的影响㊂图1㊀Multi-h CPM 相位状态转移图Fig.1㊀Phase state transition in Multi-h CPM system在Multi-h CPM 中,进制数M 将会影响到状态转移的复杂程度㊂当M =2时,每个状态有两条转移路径,而当M =4时,每个状态有4条转移路径㊂而进制数M ㊁关联长度L 和调制指数h 共同决定了网格状态数,随着Multi-h CPM 调制进制数的提升和关联长度的提升,都会导致整个系统的状态数呈指数增长,进而导致解调的复杂度上升㊂2㊀Multi-h CPM 解调算法2.1㊀Viterbi 解调算法假设信道为加性高斯白噪声信道(Additive white Gaussian Noise,AWGN),接收信号r (t )可以表示为:r (t )=s (t ;a )+n 0(t ),(9)式中:n 0(t )为零均值高斯白噪声㊂根据MLSD 准则,接收机在所有可能的结果中搜索距离接收信号的欧氏距离最近的一组序列值作为检测结果,该检测器可以表示为:λ(a -)=-ʏɕ-ɕ|r (t )-s (t ;a -)|2d t ㊂(10)MLSD 的目标是通过求解似然函数来在所有可能序列中寻找使式(10)最小的序列㊂考虑到Multi-h CPM 信号的恒包络特点,计算式(10)的最小值可以等价为计算式(11)的最大值㊂λ(a -)=Reʏɕ-ɕr (t )s ∗(t ;a -)d t ㊂(11)由于Multi-h CPM 信号具有相位网格特性,可以使用Viterbi 算法完成信号解调工作㊂Viterbi 算法中状态转移的度量值计算公式为:λ(n )=λ(n -1)+Reʏ(n +1)T nT r (t )s ∗(t ;a -)d t ㊂(12)整个Viterbi 算法包括了分支度量计算㊁路径度量值更新㊁路径选择和路径回溯等几个步骤㊂分支度量计算通过计算接收信号和每个不同的符号序列下的相关值,获得不同状态下的不同路径度量值㊂路径度量值更新是将计算得到的分支度量与上一时刻对应状态下的累计度量值进行累加,获得当前时刻下的所有路径的累计度量值㊂路径选择是对比每个状态下所有路径的累计度量值,选择最大路径的度量值结果作为新的累计度量值㊂重复上述步骤,从而完成整个序列的搜索过程㊂路径回溯是选择度量值最大的状态,沿着度量值更新的路径进行路径回溯,最终实现Multi-h CPM 的信号解调㊂2.2㊀软输出Viterbi 算法由于传统的Viterbi 算法在进行路径回溯后,只能获取符号序列的硬判决结果,而在通信系统中,解调器之后一般会级联译码器㊂考虑到译码器的纠错性能,译码器输入软信息相比于硬判决结果,可以获得更大的编码增益㊂在Multi-h CPM 接收机解调时,为了能够给后级的译码器提供软信息,因此采用了软输出Viterbi 算法㊂图2中实线为t -6~t时刻最大累计度量值的回溯路径,即幸存路径㊂虚线为t -6~t 时刻次大累计度量值的回溯路径,即竞争路径㊂节点S i 在t 时刻下的可靠性度量值Δt (S i )可以表示为幸存路径下的累计度量值和竞争路径下的累计度量值之差,即:Δt (S i )=|M S (S i ,t )-M C (S i ,t )|㊂(13)由图2可以看出,幸存路径和竞争路径在t -5时刻开始分离,并且幸存路径和竞争路径的比特判决结果并不是完全相同㊂在t -4和t -2时刻,幸存路径的比特判决结果是1,竞争路径的比特判决结果是0㊂因此仅通过t 时刻幸存路径和竞争路径下的度量值之差,不能完全表征可靠性度量值,还需要考虑幸存路径和竞争路径的比特判决结果,对可靠性度量值进行修正㊂图2㊀幸存路径和竞争路径网格图Fig.2㊀Trellis diagram of survivor path and competing path对于t 时刻下的状态节点S i ,可靠性度量值的更新算法计算过程如下:①存储节点S i 的可靠性度量值Δt (S i ),如果竞争路径不唯一,计算幸存路径和所有竞争路径的度量值之差,并将最小值存储到Δt (S i )㊂②将状态节点S i 的可靠性数值初始化为+ɕ㊂③比较状态节点S i 下的幸存路径与竞争路径的判决结果,并计算判决结果不同的时刻与节点所在时刻下的差值,将结果记录到MEM ㊂④在所有的MEM >0的时刻中,找到可靠性数值未更新过的最小的MEM ,记为MEM low ㊂⑤将MEM =0到MEM =MEM low 时刻之间,可靠性最小的数值更新为MEM low 的可靠性㊂通过可靠性更新算法之后,可以获得状态节点S i 的可靠性度量值㊂结合路径回溯的硬判决结果与状态节点的可靠性数值,就可以得到译码器所需要的软信息结果㊂2.3㊀Multi-h CPM 降复杂度算法2.3.1倾斜相位算法倾斜相位算法可以通过引入参考相位的手段将相位树从时变转化为非时变的形式,并且在无性能损失的前提下可以实现网格状态数减半㊂在式(2)中,φ(t ;a )的相位定义在实数域上,而考虑真实的物理相位,相位差为2π整数倍的相位是不能被区分的,所以对φ(t ;a )进行如下处理:φ-(t ;a )=φ(t ;a )-2π⌊φ(t ;a )2π」,(14)式中:φ-(t ;a )可以称为物理相位,其数据取值为0~2π㊂在Multi-h CPM 中,信号的相位转移既与传输的信息有关,也与当前时刻有关,增加了信号解调的复杂度㊂为了解决此问题,使用单极性符号U n 取代双极性符号a n ,其转换公式为:U n =12(a n +M -1)㊂(15)使用单极性符号后,令第n 个符号间隔内的时间t =τ+nT ,信号相位可以重新表示为:φ(t ;a )=2πðn -Li =0U i h i -(M -1)πðn -Li =0h i +2πðL -1j =0a n -j h n -j q (τ+jT )㊂(16)对式(16)的相位进行模2π,可以得到:ϕ-(τ+nT ;U )=R 2πR 2π[2πðn -Li =0U i h i ]+2πðL -1j =0a n -jh n -jq (τ+jT )éëêêùûúú,(17)式中:ϕ-(τ+nT ;U )为物理倾斜相位㊂式(17)中与时间相关的依赖项从t 变为τ+nT ,其相位转移是非时变的㊂此外,式中第一项为相位累计项,由于调制指数h i =K i /P ,式(17)的第一项可以改写为:R 2π[2πðn -Li =0U i h i ]=2πPR P [ðn -L i =0U i K i ]㊂(18)令v n =R P ðn -L i =0U i K i éëêêùûúú,可以得到v n 的递推关系为:v n =πP R P [v n -1+U n -L K n -L]㊂(19)没有进行符号映射前,Multi-h CPM 的信号相位是模2P ㊂通过TP 算法对信号的相位坐标系进行转换后,信号相位从模2P 变成了模P ㊂在进行Viterbi 解调时,相位状态数降低为原来的1/2,可以有效地降低Viterbi 解调的计算复杂度㊂由于TP 算法只是通过坐标系变换重新映射了信号相位,因此不会影响到Multi-h CPM 接收机的系统性能㊂2.3.2频率脉冲响应截断算法针对部分响应Multi-h CPM 信号,可以采用频率脉冲响应截断算法降低系统的计算复杂度㊂对于部分响应信号的CPM 信号,由于其频率脉冲两端的幅度较小,对信号相位的影响可以忽略,因此考虑对频率脉冲响应曲线进行截断,去掉低能量部分,等效的降低了信号的相关长度L ㊂假设Multi-h CPM 的调制参数M =4,L =3,h ={5/16,6/16},其FPT 算法截断方式如图3所示㊂Multi-h CPM 信号的频率脉冲响应函数在0T ~0.5T 和2.5T ~3T 这两个区间取值设置为0㊂由于其0.5T ~2.5T 区间内的能量占据了总能量的95%左右,因此通过截取频率脉冲响应,可以在仅损失少量信号能量的同时,有效降低响应长度㊂(a )频率脉冲响应(b )截断后的频率脉冲响应(c )相位脉冲响应(d )截断后的相位脉冲响应图3㊀频率脉冲响应截断算法示意图Fig.3㊀Frequency pulse truncation algorithm㊀㊀检测区间发生变化后,Multi-h CPM 的匹配滤波器构造如下:φ(t ,a )ʈπðn -Lᶄi =0a i h i +2πðLᶄ-1j =0a n -j h n -j q (t +jT +0.5T )㊂(20)使用了FPT 算法之后,由于降低了响应长度L ,Viterbi 解调的网格状态数也降低为原来的1/M ,从而有效降低了解调器的资源开销㊂但是不同于TP 算法,FPT 算法本质上是一个近似方法,会带来一定的串扰导致系统性能发生损失,不过其损失较小,对系统的影响可以忽略不计㊂2.4㊀Multi-h CPM 时频同步算法2.4.1定时同步算法式(9)中,接收信号仅考虑噪声的影响,但在实际系统中,接收信号存在链路衰减㊁链路延迟和多普勒频偏等,因此实际的接收信号重新写作:r (t )=A ej(2π(f c+Δf )(t -τ(t ))+ϕ(t -τ(t );a ))+n 0(t ),(21)式中:A 是信号幅度,f c 是中频频率,Δf 是多普勒频移,τ(t )是链路延迟㊂因此接收机在进行Multi-h CPM 信号解调时,需要保证接收机的本地信号和接收信号的时频同步㊂假设仅存在定时偏差而不存在频率偏差时,Viterbi 解调的累计度量值可以表示为:λ(Δt )=12T -14Δt ()cos πh -ΔtT ()+T 4πh k sin πh-Δt T (),0ɤΔt <T /214(T +Δt )cos πh-T -ΔtT ()+T 4πh ksin πh-T -Δt T (),T /2ɤΔt <Tìîíïïïïïïïïï,(22)式中:h -=TπΔt arccos 1N ðN k =0cos πh kΔt T()()㊂图4给出了Multi-h CPM 信号中定时误差对Viterbi 解调的累计度量值的影响㊂可以看出,当接收机存在定时偏差时,Viterbi 解调的累计度量值将会降低㊂利用该特点,可以采用超前-滞后门结构进行Multi-h CPM 的定时同步㊂图4㊀定时误差与累计度量值的关系图Fig.4㊀Effect of timing error on metric values超前支路信号r E 和滞后支路信号r L 可以表示为:r E (t )=r (t -δT )r L (t )=r (t +δT ){㊂(23)在[-0.5T,0.5T),超前支路累计度量值λE 及滞后支路累计度量值λL 相对于定时误差表现为凸函数,利用该特点可设计定时归一化度量值β来衡量超前支路累计度量值及滞后支路累计度量值的差值,其计算公式为:β(Δt )=λn ,L -λn ,E λn ,L +λn ,E㊂(24)当Multi-h CPM 的调制参数确定后,定时归一化度量值β相对归一化定时误差Δt /T 的曲线是固定的㊂从图5中可以看出,在[-0.5T ,0.5T ),定时归一化度量值β(Δt )与定时误差Δt 近似成线性关系,在设计中作为定时误差估计曲线使用㊂基于上述曲线,在计算获取了超前支路累计度量值λE 及滞后支路累计度量值λL 后,通过计算定时归一化度量值,对照定时误差曲线,即可获得Multi-h CPM 接收机的定时误差,修正定时误差即可完成定时同步㊂图5㊀归一化定时误差曲线图Fig.5㊀Normalized timing error curve2.4.2频率同步算法假设仅存在频率偏差而不存在定时偏差时,Viterbi 解调的度量值可以表示为:λ(Δf )=1Lʏ(k -1)T(k -L +1)Te j2πΔft d t㊂(25)频率误差与累计度量值的关系图如图6所示,可以看出,当接收机存在频率误差时,累计度量值将会降低㊂与定时同步类似,可以采用升降频门结构进行频率同步㊂图6㊀频率误差与累计度量值的关系图Fig.6㊀Effect of frequency error on metric values升频支路的信号r U 可以表示为:r U (t )=exp(j2πΔft +j2πðɕk =0a k h kq q (t -kT ))㊂(26)降频支路的信号r D 可以表示为:r D (t )=exp(-j2πΔft +j2πðɕk =0a k h kq q (t -kT ))㊂(27)对升频支路和降频支路的累计度量值进行归一化,可以得到频率归一化度量值:β(Δf )=λn ,U -λn ,D λn ,U +λn ,D㊂(28)当Multi-h CPM 的数据速率为50Mbit /s 时,接收机的载波频率误差Δf 对累计度量值的影响在[-80kHz,80kHz]呈现为凸函数,通过上述归一化设计后可以获取频率度量曲线,如图7所示㊂计算频率归一化度量值β(Δf ),可以通过其曲线获取接收机的频率误差,修正频率误差即可完成频率同步㊂图7㊀归一化频率误差曲线图Fig.7㊀Normalized frequency errorcurve3㊀FPGA 平台设计方案3.1㊀整体设计方案整个Multi-h CPM 接收机整体结构如图8所示㊂接收机主要包括了信号预处理模块㊁SOVA 解调模块㊁定时同步模块和频率同步模块㊂图8㊀Multi-h CPM 接收机整体框图Fig.8㊀System block diagram of the Multi-h CPM receiver信号预处理模块主要完成信号的预处理操作,包括对接收的中频信号进行去载波㊁为定时同步模块生成超前-滞后信号以及为频率同步模块生成升降频信号等操作㊂SOVA 解调模块主要完成Multi-h CPM 的解调并生成软信息㊂整个SOVA 过程中需要完成度量值计算㊁加比选以及路径回溯等操作㊂定时同步主要修正接收机的定时误差,需要计算超前支路和滞后支路的累计度量值并且获取定时同步的误差值㊂频率同步主要修正接收机的频率误差,需要计算升频支路和降频支路的累计度量值并且获取频率同步的误差值㊂3.2㊀信号预处理模块接收机从ADC 处获取到高速中频数据流之后,首先对信号进行去载波操作,将信号从中频信号转为基带信号㊂降频处理由DDS 载波生成器和FIR 低通滤波器构成,其中DDS 生成载波的具体数值由频率控制字决定,其计算公式为:FreqWord =⌊f IFf CLK ∗232」,(29)式中:f CLK 为接收机主频,f IF 为中频信号频率㊂为了保证DDS 生成的信号频率精度,采用了32bit 的频率控制字,可以保证接收机生成的正弦信号频率误差小于0.1Hz㊂同样,升频支路和降频支路的信号也是通过DDS 和FIR 滤波器生成,通过更改频率控制字即可生成所需的不同频率信号㊂对于超前支路和滞后支路的信号,通过对ADC的数据流进行延迟操作得到㊂未延迟的信号作为超前支路信号,延迟一次的信号作为正常的接收信号,而延迟两次的信号作为滞后支路信号㊂3.3㊀SOVA 解调模块如图9所示,SOVA 解调模块在接收到预处理模块的基带Multi-h CPM 信号后进行信号解调,并且根据整个解调算法的处理步骤,可以细分为分支度量值计算单元㊁加比选单元㊁路径回溯单元和控制单元㊂图9㊀SOVA 解调示意图Fig.9㊀SOVA demodulator控制单元为分支度量计算单元㊁加比选单元和路径回溯单元提供调制参数信息,并且对3个模块进行流程控制和协调,保证输入的基带信号可以以流水线形式完成数据处理㊂分支度量计算单元接收前级预处理模块输入的I㊁Q 两路基带信号与控制单元输入的调制参数信息㊂分支度量计算单元根据调制参数确定本地信号的生成,并且由内置的符号计时器计时确定当前的调制指数h ㊂在得到相关的信息之后生成接收机本地信号,然后通过矩阵乘法完成分支度量的计算,将分支度量矩阵的结果输入到加比选单元㊂加比选单元接收到分支度量计算单元不同状态下各个支路的分支度量值之后,通过控制单元输入调制指数信息,确定加比选的执行逻辑㊂加比选单元会在每个状态前一个符号周期存储的累计度量值的基础上,由当前的调制指数选择该状态所对应的分支度量值矩阵的分支,并将前一状态的累计度量值与对应的分支度量值相加,计算得到的新的分支度量值,并取度量值最大的路径作为幸存路径,次大的路径作为竞争路径,并将两个路径的信息输入到路径回溯单元㊂路径回溯单元根据幸存路径的路径编号回溯度量值矩阵,并且根据回溯过程的各个状态确定解调的硬判决结果㊂此外,路径回溯单元利用幸存路径和竞争路径的累计度量值和比特硬判决结果,更新内部可靠性度量矩阵㊂完成路径回溯后,获取当前时刻累计度量值最大的状态和状态对应的可靠性度量,计算其对数似然比并作为最终软信息结果㊂3.3.1分支度量计算单元分支度量计算单元的基本结构如图10所示㊂SOVA 解调控制单元输入的调制参数信息,一方面,输入到修正参数计算器中,控制倾斜相位修正ROM 地址,从本地存储的倾斜相位ROM 中读取对应的倾斜值,与输入的I㊁Q 两路信号进行复乘从而获取对应的经TP 处理后的I㊁Q 路信号㊂另一方面,调制参数输入到本地滤波器地址控制器中,经过地址控制器的计算后转换为本地滤波器地址,本地滤波器地址从本地滤波器ROM 阵列中读取形成所有匹配滤波器对应的接收机本地信号㊂本地信号与经过TP 处理的I㊁Q 基带信号进行并行相关,即可得到SOVA 解调的分支度量值㊂图10㊀分支度量计算单元示意图Fig.10㊀Branch metrics computing unit并行相关器是分支度量计算单元的核心㊂以Multi-h CPM 的调制参数M =4,L =3,h ={5/16,6/16}为例,为了提高解调器的数据处理能力,在进行分支度量计算时需要对所有状态下的所有分支进行并行计算㊂即使采用了TP 算法和FPT 算法,Multi-h CPM 依旧存在64个网格状态,256路分支路径,完全并行计算需要消耗大量的计算资源㊂为了简化并行相关器的计算复杂度,将整个相关运算拆解为接收信号复乘16组本地信号和对复乘结果进行两级相位旋转修正两个步骤完成㊂考虑到对于单一复数a +bi ,对其进行角度为π/2㊁π和3π/2的相位旋转后得到的结果分别为b -ai ㊁-a -bi 和-b +ai ㊂在256路分支路径计算过程中,存在周期为4的相位旋转角度为π/2整数倍的情况,因此通过计算其中64路的分支路径结果,就可以得到所有的256路分支度量值㊂而在进行64路分支度量值的计算过程中,可以再一次利用相位旋转的思想进一步简化计算量㊂假设所有本地信号的初相为0,64路本地信号就可以进一步被简化成16路信号,计算得到16路相关值后,对相关结果乘以π/8㊁π/4和3π/8的信号相位,可获得剩余的48路相关结果㊂整个并行相关器的硬件实现架构如图11所示㊂图11㊀并行相关器示意图Fig.11㊀Parallel correlator㊀㊀不利用分支度量的相位旋转,需要同时并行256路复数乘法器㊂采用了相位旋转之后,只需要消耗16个复数乘法器和48个CODIC 旋转器,就可以有效降低整体的资源消耗㊂同理,经过了分支度量单元之后,输入信号数率从采样速率降低到了符号速率,也降低了后级模块的数据处理压力㊂3.3.2加比选单元加比选单元主要完成对各个状态下所有分支路径的度量值累加㊁比较和选择㊂来自控制模块的调制参数输入映射表中,确定来自分支度量计算单元生成的分支度量结果的具体映射方案㊂整个加比选单元的硬件结构如图12所示㊂加比选单元中的状态分支度量映射实际是一个分选器,根据当前时刻每个状态的来源路径将所有的分支度量值映射至不同的状态中,即256路分支度量值每4个一组对应到Viterbi解调的64状态下㊂64个不同的状态都会从公用的累计度量值存储阵列中获取其对应的前一时刻累计度量值,随后利用其私有的加法器将分支度量值与前一时刻累计度量值相加得到4个累计度量值㊂4个累计度量值通过一个选择器,取其中最大的度量值作为当前时刻幸存路径的累计度量值,并将最大度量值所对应的路径记录为幸存路径,次大的累计度量值作为当前时刻竞争路径的累计度量值,其所对应的路径为竞争路径㊂图12㊀加比选单元示意图Fig.12㊀Add-compare-select unit㊀㊀在本单元的设计中,其所处理的数据速率远低于分支度量计算单元的数据速率,因此相比于分支度量计算单元需要全并行计算,加比选单元可以采用串并结合的方式完成计算,有效降低FPGA资源消耗㊂3.3.3路径回溯单元路径回溯单元中存储有每个状态对应的可靠性度量矩阵㊂取SOVA的回溯长度为10,则每个状态均需要存储大小为10ˑ4=40的可靠性度量矩阵㊂为了保证路径回溯的处理能力,10路路径回溯是并行处理㊂整个路径回溯单位的硬件架构如图13所示㊂输入的路径度量值会首先会通过缓存比较器选出累计度量值最大和次大的状态㊂之后根据幸存路径和竞争路径的编号值,控制回溯地址从缓存阵列中获取前一时刻的度量值进行路径回溯,并且在回溯的同时要计算当前状态下的可靠性,将可靠性数据存储在可靠性度量矩阵之中㊂在计算可靠性数据的同时还需要对幸存路径和竞争路径下的解调比特结果进行判决,当幸存路径和竞争路径的硬判决比特结果不同时,对可靠性数值进行更新㊂图13㊀路径回溯单元示意图Fig.13㊀Tracebackunit。
高速数据传输中的FPGA调制解调系统设计与误码纠正
高速数据传输中的FPGA调制解调系统设计与误码纠正FPGA调制解调系统是高速数据传输中关键的组件之一,它通过调制和解调的方式实现信号的传输和接收。
本文将探讨FPGA调制解调系统设计与误码纠正的重要性和一些常用的设计方法。
一、引言随着科技的发展和网络的普及,高速数据传输已经成为现代社会中不可或缺的一部分。
为了确保数据的快速、稳定地传输,需要使用高效可靠的调制解调系统。
FPGA作为一种可编程逻辑器件,在高速数据传输中发挥着重要的作用。
二、FPGA调制解调系统的设计与原理1. 调制原理FPGA调制解调系统的首要任务是将源数据转换为适合传输的模拟信号。
常见的调制方式有幅移键控调制(ASK)、频移键控调制(FSK)和相移键控调制(PSK)。
调制过程可通过FPGA中的数字信号处理(DSP)模块来实现。
2. 解调原理解调是将接收到的模拟信号转换为数字信号的过程。
常见的解调方式有相干解调和非相干解调。
相干解调需要使用原始信号的相位信息,而非相干解调则不需要。
解调过程同样可以通过FPGA的DSP模块来实现。
三、FPGA调制解调系统中的误码纠正1. 误码产生原因在高速数据传输过程中,由于噪声、干扰等因素的存在,数据信号可能会发生错误,即产生误码。
误码对数据的完整性和准确性造成了严重的影响。
2. 误码纠正方法为了提高数据传输的可靠性,需要采用一些误码纠正方法。
常见的误码纠正技术包括前向纠错编码(FEC)、自动重发请求(ARQ)和纠错码。
四、FPGA调制解调系统设计的关键要素1. 时钟同步在高速数据传输过程中,发送端和接收端的时钟需要保持同步,以避免数据的丢失和错位。
2. 信号调节FPGA调制解调系统需要对发送信号进行调节,以适应不同的传输环境和接收设备。
3. 算法优化为了提高系统的性能,需要对算法进行优化和改进,以减少误码率和提高传输速率。
五、FPGA调制解调系统设计的案例分析以某公司的高速数据传输系统为例,该系统使用FPGA调制解调系统实现数据的传输和接收。
高速数据传输中的FPGA调制解调系统设计与信道估计
高速数据传输中的FPGA调制解调系统设计与信道估计随着科技的不断发展和进步,高速数据传输在现代通信系统中扮演着至关重要的角色。
在实现高速数据传输的过程中,FPGA(现场可编程门阵列)调制解调系统和信道估计技术被广泛应用。
本文将重点探讨在高速数据传输中,如何设计FPGA调制解调系统以及信道估计的相关问题。
一、FPGA调制解调系统设计FPGA调制解调系统是利用FPGA作为核心器件,通过一系列的数字信号处理算法,实现信号的调制和解调。
在高速数据传输中,调制解调系统起着关键作用,决定了数据传输的稳定性和可靠性。
为了设计高效的FPGA调制解调系统,以下是一些需要考虑的关键因素:1. 信号调制算法在FPGA中实现信号调制算法是调制解调系统的核心。
常见的调制算法包括QPSK、16QAM和64QAM等。
选择合适的调制算法取决于系统的传输速率和误码率要求。
2. 数字信号处理器(DSP)DSP单元是FPGA中实现复杂数字信号处理算法的重要组成部分。
利用DSP单元可以高效地实现调制解调过程中的滤波、混频等操作。
3. 时钟同步系统在高速数据传输中,时钟同步是非常关键的。
设计一个稳定而准确的时钟同步系统可以有效避免由于时钟抖动等问题引起的信号失真和数据丢失。
4. 并行处理为了提高数据传输速率,可以采用并行处理技术。
通过在FPGA中设计多个并行的调制解调通道,可以实现高速数据的同时传输。
二、信道估计技术在高速数据传输中,信道估计是一项重要的技术。
信道估计的主要目的是根据接收到的信号,估计出信道的衰落情况和噪声水平,从而对数据进行准确的解调和解码。
以下是一些常见的信道估计技术:1. 最小二乘法(Least Square)最小二乘法是一种通过最小化误差平方和的方法来估计信道参数的技术。
通过对接收信号进行采样和相关计算,可以得到最准确的信道估计结果。
2. 卡尔曼滤波法(Kalman Filtering)卡尔曼滤波器是一种递归滤波器,通过根据当前信号状态和信道模型,估计出最优的信道参数。
高速数据传输中的FPGA调制解调系统设计与时钟同步
高速数据传输中的FPGA调制解调系统设计与时钟同步随着科技的发展,数据传输变得越来越重要。
在高速数据传输领域,FPGA(现场可编程逻辑门阵列)调制解调系统发挥着重要的作用。
本文将介绍FPGA调制解调系统的设计原理,并重点讨论时钟同步的问题。
一、FPGA调制解调系统设计原理FPGA调制解调系统是一种基于FPGA芯片的数字信号处理系统,其设计原理包括以下几个方面:1. 数字信号调制:FPGA调制解调系统通过将模拟信号转化为数字信号进行调制。
调制方式可以是常见的调幅、调频或调相等,根据特定的应用场景进行选择。
FPGA的灵活性使得可以根据需要动态地改变调制方式,实现不同的数据传输要求。
2. 数字信号解调:FPGA调制解调系统通过逆运算将数字信号转化为模拟信号进行解调。
解调的准确性直接影响到数据传输的可靠性和稳定性。
FPGA芯片的高速计算能力和低功耗特性使其成为进行高精度数字信号解调的理想选择。
3. 码型设计:在FPGA调制解调系统中,码型设计是一项关键任务。
合理选择适当的码型设计方案可以提高数据传输的效率和可靠性。
常见的码型设计方法包括幅度键控、频率键控和相位键控等,需要根据实际需求进行选择。
二、时钟同步问题在高速数据传输过程中,时钟同步是一个重要的问题。
时钟同步不仅影响到数据的正确接收和解调,还会对整个系统的性能产生一定的影响。
为了保证时钟同步的稳定性,需要考虑以下几个方面:1. 时钟源选择:选择合适的时钟源对于时钟同步至关重要。
常见的时钟源可以是外部晶振或者其他稳定的时钟信号源。
在选择时钟源的同时,要充分考虑系统的实际需求和环境条件。
2. 时钟同步算法:针对不同的应用场景,可以采用不同的时钟同步算法。
常见的时钟同步算法包括PLL(锁相环)和FLL(锁定环路)等。
选择合适的时钟同步算法可以保证数据传输的稳定性和可靠性。
3. 时钟分频系统:在高速数据传输中,时钟分频系统用于将高速时钟信号转化为适合不同组件使用的低速时钟信号。
高速数据传输中的FPGA调制解调系统设计与信号处理
高速数据传输中的FPGA调制解调系统设计与信号处理随着科技的不断发展,高速数据传输在现代社会中扮演着重要的角色。
为了实现快速而准确的数据传输,我们需要有效的调制解调系统和信号处理技术。
本文将探讨在高速数据传输中,如何设计FPGA调制解调系统,并对信号进行处理的相关方法与技术。
一、引言在高速数据传输中,调制解调系统是十分关键的一环。
FPGA (Field-Programmable Gate Array)作为一种可编程逻辑器件,具有灵活性高、处理能力强的特点,被广泛应用于调制解调系统的设计中。
与传统的专用硬件相比,FPGA可以通过重新编程来适应不同的数据传输需求,使得系统更加灵活和可扩展。
二、FPGA调制解调系统设计1. 系统框架设计在设计FPGA调制解调系统时,首先需要确定系统的整体框架。
一般而言,系统包含发送端和接收端两部分。
发送端将要传输的数据进行编码和调制,然后通过信道发送到接收端。
接收端对接收到的信号进行解调和解码,还原出原始数据。
2. 信号调制与解调算法在FPGA中实现信号调制与解调算法是设计调制解调系统的关键。
常见的调制方式有ASK(Amplitude Shift Keying)、FSK(Frequency Shift Keying)和PSK(Phase Shift Keying)等。
根据实际情况选择合适的调制方式,并在FPGA中编写相应的调制解调算法。
3. 时钟同步与信号检测高速数据传输中的一个重要问题是时钟同步和信号检测。
时钟同步是指发送端和接收端的时钟保持一致,以确保数据能正确地传输和接收。
信号检测是指接收端检测信号的存在与否,并对其进行判定。
在FPGA调制解调系统中,需要设计相应的电路来实现时钟同步和信号检测的功能。
三、信号处理技术在高速数据传输中,信号处理是不可或缺的一部分。
通过对传输信号进行处理,可以提高系统的抗噪性能和误码率。
以下是几种常用的信号处理技术:1. 前向纠错编码前向纠错编码是一种可以提高数据传输可靠性的方法。
基于 FPGA 的高速 DSP 系统设计
基于 FPGA 的高速 DSP 系统设计随着科技的不断发展,数字信号处理(DSP)技术在各个领域的应用越来越广泛。
在数字信号处理领域中,FPGA(现场可编程门阵列)以其灵活性、可重配置性和性能优势成为了实时信号处理的主流芯片之一。
FPGA的高速、低延迟、低功耗和高灵活性,使其成为了数字信号处理系统设计中不可或缺的一部分。
基于FPGA的高速DSP系统设计已经成为数字信号处理领域的一个非常热门的话题,在不同领域都有着广泛的应用。
一、FPGA的基本原理和应用FPGA是一种可编程逻辑器件,其内部由大量逻辑单元和可编程连接组成,可以针对不同的应用进行编程和优化。
FPGA在数字电子系统中的应用非常广泛,包括数字信号处理、消费电子、通讯和网络等领域。
由于FPGA可以被重新编程,它可以快速适应不同的应用需求和设计变化,从而大大缩短了开发周期和成本。
二、基于FPGA的高速DSP系统设计基于FPGA的高速DSP系统设计中,FPGA主要用于实现数字信号处理算法和实时数据处理。
FPGA在数字信号处理中的主要优势是高灵活性和高速度。
FPGA是可以为不同硬件设计、应用和系统需求进行程序开发的可编程逻辑器件,因此在实施数字信号处理算法时可以灵活选择各种算法和实现方式,并且充分利用可编程的特点,实现高速度和低功耗。
FPGA是数字信号处理系统设计中经常使用的主要芯片之一,因为它可以实现高速、定期采样、复杂数据处理、数据存储、数据传输、外设接口等多种功能模块。
FPGA 还可以用于提高数字信号处理系统的可靠性和鲁棒性。
对于特定领域应用,可以通过选择合适的FPGA芯片,实现定制化硬件、高精度数据的采样和处理,以及高效率的系统实时响应,从而提高系统的可靠性和鲁棒性。
由于FPGA的可编程性和可重构性,FPGA DSP 系统可以方便地适应各种设计要求和多种应用场景,包括高速数据采集与处理、低延迟信号转换、嵌入式信号处理、高性能数字医学成像等。
基于FPGA的超短脉冲激光调制系统驱动器的研究
accomplished.SO the difficulty 0f the RF signal transmission is resolved.
can are
The cavity dumper driver designed
rate
make the acousto—optic eell output the different repeated 4 M,800 k,400 k,80 k,40 k,8 k,4 k,800,400 Hz,
鉴频鉴相模块完成分频和频率、相位鉴别两个 主要功能。分频器组完成对窄带放大器输出的参考 信号和高频信号的分频,分频比分别为8和38。鉴 频、鉴相模块主要完成对经过分频后输入到该模块 的信号和基准频率进行鉴频、鉴相操作,并且输出误 差结果,来控制频率控制字及相位累加器的值,从而 控制高频信号的频率及相位[5】。 调制器的主要功能是实现高频正弦信号和门控 信号调制,调制方式为调幅。信号发生器产生的高频 正弦信号作为载波信号,频率为389.5 MHz,窄带放 大器输出的信号经分频后,输出多路不同频率的信 号,作为门控信号,在FPGA内部实现幅度调制。调 制后的方波信号经整形电路处理后,生成正弦信号。
on
the
acousto-
optic modulation,and FPGA is used to replace the isolated components.The unit that produces the high frequency signal is designed in the chip,and the frequency and phase discrimination and signal modulation
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
信道中稳定传输的光信号。常见的开关键控是最为简 单的一种调制方式, 直接控制激光发光和不发光来传 递信息。由于大气具有闪烁效应等[1-2], 选择此调制方 式系统的误码率将上升, 为使误码率降低, 只能调大发 射功率, 这样又带来了功率利用率低的问题。 为了降低误码率, 提高大气传输信道的抗干扰能 力, 本文设计了基于 FPGA 的激光脉冲位置调制激光 通信系统, 该系统能够以最小的光功率达到最大的数
2
http ∶ / / www. lase rjournal. cn
122
仵宗钦等: 基于 FPGA 的高速脉冲位置调制激光通信系统设计 《激光杂志》 2015 年第 36 卷第 8 期 LASER JOURNAL( Vol. 36. No. 8. 2015 ) 入进来的 16 位并行数据比较, 依此类推直到相等输 出 4 位解调数据为止。 系统中比较器的工作时钟应 该是串并转换时钟的 16 倍, 以保证在一个信息中能 正确解调出数据。 3. 2. 2 PPM 时隙同步设计 对调制信号的正确解调必须保证解调时钟与调 制时钟的同步, 信号时隙同步常用的是用锁相环恢复 必须对信号 时钟, 但是 PPM 脉冲信号时间间隔较长, 进行延时和相关运算处理, 系统设计较复杂[13-15]。 PPM 调制端和接收端用一样的晶振作为时钟, 双 方频率一致, 但他们没有固定的相位关系, 如果直接 进行同步, 则会发生解调时钟上升沿与 PPM 信号的 上升沿同时到来, 造成 FPGA 不能正确采集数据。 为 此, 本系统采用一种新的方法, 利用 FPGA[16-18] 里自 带的动态相位 调 整 技 术 DPA 来 达 到 时 隙 同 步 的 目 基本原理是: 首先用 FPGA 里自动的 的, 如图 6 所示, 锁相环 PLL 输出 8 个相位不同的 DPA 时钟分别对输 入进来的激光脉冲采样, 据此可以知道激光脉冲数据 翻转的具体位置。 这样, 就可 以 从 8 个 相 位 不 同 的 DPA 时钟中选择一个位于激光脉冲数据中间的时钟来 对输入进来的数据采样。每次通信系统工作时, 该时 隙同步系统将自动调整时钟与激光脉冲数据的相位, 达到时隙同步, 以便后部能正确的解调出数据。
便利, 其自带的 IP 核非常丰富, 本文利用 FPGA 自带
图1 系统总体框图
的 DPA 核设计了解调系统。 整个通信调制解调系统 均是以 FPGA 为控制核心来完成各个任务。 3. 1 3. 1. 1 PPM 调制系统和同步头设计 PPM 调制系统设计 由 PPM 基本原理可以发现调制的过程本质是一 个计数的过程, 根据并行数据值在相应的时隙位置输 其他不输出即可。 以 16 -PPM 为 出高电平脉冲[9-11], 例, 图 3 为 16-PPM 调制示意图, 图 4 为调制流程图。
http ∶ / / www. lase rjournal. cn
仵宗钦等: 基于 FPGA 的高速脉冲位置调制激光通信系统设计 《激光杂志》 2015 年第 36 卷第 8 期 LASER JOURNAL( Vol. 36. No. 8. 2015 ) 据传输率, 大大改善了传统的调制方式 。
121
2
PPM 基本原理
在 PPM 激光通信系统的发送端, 编码器把 n 位
图3 16-PPM 调制示意图
二进制数据映射成由 2 n 个时隙上的某一处时隙上的 单个脉冲信号[6-8]。调制器再将该特定时隙以激光脉 冲的方式进行调制, 最后以光脉冲的形式发射出去。 N 位数据组记为: M = ( m1 , m2 , … mn ) , 对于映射关系 表示为: L = m1 +2 m2 +… +2 n-1 m n 式中 L 代表时隙的位置数。即: S n( t ) = ( 1)
系统中, FPGA 读取信号源后, 通过编写的 PPM 逻辑调制单元程序对信号源进行调制, 调制后的信号 经过放大, 来驱动电光调制器对输出的激光信号进行 调制, 输出激光脉冲信号流。激光脉冲信号流通过光 学系统和大气信道后到达接收端, 在接收端雪崩光电 二极管 APD( Avalanche Photo Diode ) 对接收的激光脉 转换后的电信号经过预处 冲信号进行光电转换[3-5], 理后送给 FPGA 中的 PPM 解调单元, PPM 解调单元 在位同步与帧同步下解调出原有信息, 可以通过比对 解调出的信息与原有信息来评估通信系统的正确性 。
120
仵宗钦等: 基于 FPGA 的高速脉冲位置调制激光通信系统设计 《激光杂志》 2015 年第 36 卷第 8 期 LASER JOURNAL( Vol. 36. No. 8. 2015 )
·光纤通信与网络信息·
基于 FPGA 的高速脉冲位置调制激光通信系统设计
仵宗钦1 , 刘 鹏2
130022 ; 130022
P C 表示脉冲功率, TC 式中 S n( t ) 表示调制信号, 表示时隙的长度。 对一个 2 位的二进制数据进行脉冲位置调制, 调 制的时隙数为 2 = 4 , 则: 当 M = ( 0, 0) , 则 L = 0; 当 M = ( 1, 0) , 则 L = 1; 当 M = ( 0, 1) , 则 L = 2; 当 M = ( 1, 1) , 则 L = 3; L = 0, 1, 2, 3 分别对应于相应的时隙位置, 如图 2
收稿日期: 2015-03-18 基金项目: 总装备部靶场测试基金( KYC-XZ-XM-2014-015 ) 。 作者简介: 仵宗钦( 1989- ) , 男, 硕士研究生, 主要研究方向为光电传感 与光电探测技术 。E-mail: 664681502@ qq. com。 通讯作者: 刘鹏( 1982- ) , 男, 博士研究生, 主要研究方向为信息检测与 处理技术。E-mail: Louis585760@ 126. com 。
(
摘
1. 长春理工大学 电子信息工程学院, 长春
2. 长春理工大学 空地激光通信技术国防重点学科实验室, 长春 Nhomakorabea)
要: 针对传统的激光通信系统误码率高、 抗干扰能力差的问题, 本文在研究脉冲位置调制 PPM ( Pulse
Position Modulation) 的工作原理及特点的基础上, 设计了一种以现场可编程逻辑器件 FPGA ( Field Programmable Gate Array) 为控制核心的高速 PPM 调制激光通信系统。 从实际出发, 利用 FPGA 的高速并行性特性完成了 PPM 调制解调系统的设计, 在调制系统中设计了帧同步以保证信息的同步, 对于解调部分, 系统利用 FPGA 内 部的动态相位调整电路 DPA ( Dynamic Phase Alignment ) 来达到对 PPM 信号的时隙同步。 经实验验证: 系统能 很好的对信号进行 PPM 编码, 且能正确解调出原信息。该系统为后续的激光通信系统设计有很好的参考价值 。 关键词: PPM; 激光; 可编程逻辑阵列( FPGA) ; DPA; 时隙同步 中图分类号: TN98 文献标识码: A DOI 编码: 10. 14016 / j. cnki. jgzz. 2015. 08. 120
The Design of High - speed Pulse Position Modulation Laser Communication System Based on FPGA
WU Zong-qin1 , LIU Peng2
Changchun University of Science and Technology, Changchun 130022 , China; 1. College of Electrical and Information Engineering, 2. The key Laboratory of National Defense on Space-ground Laser Communication Technology, Changchun University of science and Technology, Changchun 130022 , China
所示。可以看出由公式( 1 ) 决定的映射关系是一一对 应的关系, 满足编码调制的唯一确定性 。
1
系统总体设计
系统的总体框图如图 1 所示。 系统的基本硬件
构成主要有调制单元、 解调单元以及同步单元等。
图2 PPM 调制脉冲示意图
3
PPM 调制解调系统设计
FPGA 的灵活性为通信系统的设计带来了极大的
图4 调制流程图
{
PC
LT C <t <( L +1 ) T C 其他时间
0
( 2)
进来的数据首先进行串并转换, 4 位二进制数据 为一组并行数据, 该组数据至少保持一帧时间( 16 个 时隙) , 故通过锁存器来锁存并行数据, 然后与 16 进 制计数器进行比较, 如果相等, 则该时隙位置输出高 脉冲, 否则输出低脉冲, 这样就把输入的串行数据进 行了调制。系统中一组并行数据需要输出 16 个调制 脉冲, 因此串并转换的时钟为时隙时钟的 16 分频, 4 个二进制数据进行串并转换, 则串行数据的时钟为串
Abstract : For the problem that traditional laser communication system bit error rate is high, and the anti-interference ability is poor, the paper describe a high-speed PPM modulated laser communication system. Its control core is a field programmable logic device FPGA( Field Programmable Gate Array) based on the study of the principle and charI finish the acteristics of pulse position modulation PPM ( Pulse Position Modulation ) . From a practical point of view , system of PPM modulation and demodulation by using FPGA high speed parallel characteristic. In the system, I design frame header specific tail to ensure information for synchronization. For the demodulation part, the system uses dynamic phase adjustment circuit DPA( Dynamic Phase Alignment) from FPGA internal to achieve the time slot synchronization of PPM signals. Through experiments prove: the system can code signal in PPM very well, and can demodulate original information correctly. The system has a very good reference value for the following design of laser communication system. Key words: PPM; Laser; Programmable logic array( FPGA) ; DPA; Slot synchronization 在无线激光通信系统中, 强度调制与直接解调用 的最多, 激光调制是通信中关键的技术, 即以激光做为 信息载体, 把表达信息的电信号转换为能在大气传输