基于FPGA的差分信号阻抗匹配研究
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｓ ｏ ｅｗａ ｂ ｅ ｖ ｄ ｔ ｅ ｉ ｇ ｙ Ｉ ｇ ｉ ｗ ｒｔ ｏ ｎ Ｖｉｕ Ｐ ＋ ｗａ ｌｏ ｏ ｓ ｒ ｅ ． ｅ ｒ ｓ ｌ ｈ ｗ ｔ ａ ｈ ｓ ｆ ｎ ｃ ｐ ｓｏ ｓ ｒ ｅ ｈ ｍａ ｅ ｂ ｍａ ｅ Ｖ ｅ ｅ ｏ ｌ ｓ ａ ＤＳ ＋ ｉ ｌ ｓａｓ ｂ ｅ ｄＴｈ ｅ ｕ ｔ ｓ ｏ ｈ ｔｔ ｅ ｕ ｅ ｏ － ｖ ｓ ｏ
Ｋｅ ｗｏ ｄ ：ｉ ｅｅ ｔ ｌｓ ｎ ｌ ｍｐ ｄ ｎ ｅｍａｃ ｉｇ ｎ ｃ ｉ ｒ ｉａｉｎ ＯＣ ；Ｆ ＧＡ ｙ ｒ ｓ ｄｆ ｒｎｉ ｉ ａ ；ｉ ｅ ａ ｃ ｔｈｎ ；ｏ —ｈｐ ｔｍ ｎ ｔ （ Ｔ） Ｐ ｆ ａ ｇ ｅ ｏ
随 着 近 几 年来 对 速 率 的 要 求 快 速 提 高 ． 串行 总 线 由 于 有 更 好 的抗 干 扰 性 和 更 少 的信 号 线 、 高 的数 据 率 而 受 到众 多 更 设 计 者 的青 睐 。 而 串行 总 线 又 尤 以差 分 信 号 的 方 式 最 多 ， 差 分 信 号 与 普 通 的 单 信 号 走 线 相 比有 ３个 明 显 的 优 势 ： 干 扰 抗 能 力 强 ； 有 效 抑 制 Ｅ ； 序 定 位 精 确 ， 以越 来 越 多 的 系 能 ＭＩ 时 所
关键 词 ： 分 信 号 ；阻抗 匹 配 ； 内 匹配 终 端 （ 差 片 ＯＣＴ） Ｐ ；Ｆ ＧＡ
中图分类号： Ｎ ７ Ｔ ４ 编 号 ：６ ４ ６ ３ （０ ０ ０ — １ １０ １７ — ２ ６ ２ １ ）３ ０ ２ — ３
Ｒｅ ｅ ｒ ｈ ｆｉ ｐｅ ｎ ｅ ｍ ａ ｃ ｉ ｂｏ ｆｅ ｅ ｉ ｌｓｇ ｌｂａ ｅ ｎ ＦＰＧ Ａ ｓ ａ ｃ ｏ ｍ ｄａ ｃ ｔ ｈ ｎｇ ａ ｕｔｄｉ ｒ ｎｔａ ｉ ｎａ ｓ ｄ ｏ
（ 南技 术物 理研 究 所 四 川 成 都 ６ ０ ４１ 西 １０ ） 摘 要 ：为 了节 约 Ｐ ＣＢ板 空 间 ， 分 灵 活 利 用 Ｆ ＧＡ 内部 资 源 ， Ｆ ＧＡ 内置 差 分 信 号 匹 配 终 端进 行研 究 。根 据 差 分 信 充 Ｐ 对 Ｐ 号 阻 抗 匹配 的 基 础 理 论 ， 自制 的 Ｐ 在 ＣＢ电路 板 上 利 用差 分信 号 线 传 递 时钟 和 图像 数 据 。在 Ｆ ＧＡ 内设 置 不 同类 型 的 Ｐ
片 内 匹配 终 端 ， 过 示 波 器观 察 时 钟 、 像 数 据 ， 用 Ｖ ｓａ Ｄ Ｐ ＋ 件 自带 的 Ｉ ｇ ｉ ｅ 功 能 观 察 图像 。 结 果 表 通 图 利 ｉ ｌ Ｓ＋ 软 ｕ ｍａｅＶｅ ｒ ｗ
明 ， 用 片 内 匹 配 终 端 不 会 恶 化 差 分 信 号 ， 能 大 大 节省 Ｐ Ｂ板 空 间 ， 终 端 匹配 更 灵 活 。 使 并 Ｃ 且
ｃ ｉ ｆｅ ｅ ｔａ ｓｇ ａ ｍａｃｈ ｄ ｔ ｒ ｎ ｔｏ ｄ ｅ ｎ ｔ ｅ ｅ ｉｒ ｔ ｄ ｆｅ ｅ ｔａ ｓｇ ａ ，ｒ ａｌ ｅ ｃ ｓ ｈ ｐ ｄｉ ｒ ｎ ｉｌ ｉ ｎ ｌ ｆ ｔ ｅ ｅ ｍｉ ａ ｉｎ ｏ ｓ ｏ ｄ ｔ ｒｏ ａ ｅ ｏｆ ｒ ｎ ｉｌ ｉｎ ｌｇ ｅ ｔｙ ｒ ｄｕ ｅ ＰＣＢ ａ ｄ ｓ ａ ｅ， ｎ ｂｏ ｒ ｐ ｃ ａ ｄ ｍａ ｓｔ ｅ ｍａｔｈｉｇ ａ ｕ ｅ ｍ ｉ ｌｍｏ ｅ ｆｅ ｉ ｌ ． ｋｅ ｈ ｃ ｎ ｂｏ ｔｔｒ ｎａ ｒ ｘ ｂ ｅ ｌ
第 １ ８卷 第 ３期
Ｖｏ ．８ １１ Ｎｏ３ ．
电 子 设 计 工 程
Ｅｌｃｒ ｎ ｃ Ｄｅ ｉｎ Ｅｎ ｉｅ ｒｎ ｅ ｔｏ ｉ ｓｇ ｇ ｎ ｅ ｉ ｇ
２１ ０ ０年 ３月
Ｍａ ． ０１ ｒ２ ０
基于 Ｆ ＧＡ 的差 分信号 阻抗 匹配研 究 Ｐ
曾 晶 ，唐 湘 成 ，王 德 胜
Ａｂ ｔａ ｔ Ｉ ｒ ｅ ｏ ｓ ｖ Ｃ ｏ ｒ ｐ ｃ ，ｕ ｌ ｅ ｉ ｌ ｓ ｆＦ ＧＡ ｉ ｔ ｒ ａ ｅ ｏ ｒ ｅ ， ｉ ｏ ｅ ｅ ｒ ｈ ａ ｏ ｔｔ ｅ ｓ ｒ ｃ ： ｎ ｏ ｄ ｒｔ ａ ｅ Ｐ Ｂ ｂ ａ ｄ ｓ ａ ｅ ｆ ｌ ｆ ｘｂ ｅ ｕ ｅ ｏ Ｐ ｎ ｅ ｎ ｌｒ ｓ ｕ ｃ ｓ ｉ ｄ ｄ ｓ ｍｅ ｒ ｓ ａ ｃ ｂ ｕ ｈ ｙｌ ｔ
Ｚ ＥＮＧ Ｊ ｎ ，Ｔ ｉ ｇ ＡＮＧ ａ ｇ ｃ ｅ ｇ，Ｗ ＡＮＧ Ｄｅ ｓ ｅ ｇ Ｘｉ ｎ — ｈ ｎ —ｈ ｎ
（ｏ ｔ ｓ Ｉ ｓｉ ｔｄ Ｔ ｃ ｎ ｌｇ ｈ ｓ ｓ Ｃ ｅ ｇ ｕ６１ ０ １ Ｃ ｉａ） Ｓ ｕｈ Ｗｅｔ ｎ ｔｕｅ ｅ ｈ ｏｏｙ Ｐ ｙ ｉ ， ｈ ｎ ｄ ０ ｔ ｃ ４ ， ｈｎ
ｉ ｇ ｏ ｉ ｅ ｅ ｔ ｌ ｉｎ ｌ ｈ ｃ ｏ ｋ ａ ｄ ｉ ｇ ａ ａ ｂ ｉ ｅ ｅ ｔ ｌｓｇ ａ ｉｅ ｉ ｈ ｅ － ｄ ＣＢ ｃ ｒ ｕ ｔ ｏ ｒ ｓ ｔ ｎ — ｎ ｆ ｆ ｒ ｎ ｉ ｇ ａ， ｅ ｌ ｃ ｎ ｍａ ｅ ｄ ｔ ｙ ｄ ｆ ｒ ｎ ｉ ｉ ｎ ｌｌ ｎ ｔ ｅ ｓ ｒ ｍａ ｅ Ｐ ｉｃ ｉ ｂ ａ ｄ ｗａ ｒ ｓ ｄ ｆ ａｓ ｔ ｆ ａ ｎ ｆ ａ
ｍｉ ｅ ．ｈ ｉ ｅｅ ｔＯＣ （ｎ ｃ ｉ ｅｍｉａｉｎ） ｓｓ ｔ ｎＦ ＧＡ，ｎ ｈ ｌｃ ｎ ｍａ ｅｄ ｔ ｉｎ ｌ ｔｒｕ ｈ ｔｅｏｃｌ — ｔ ｄＴ ｅｄｆ ｒｎ Ｔ ｏ —ｈｐｔｒ ｎ ｔ ｗａ ｅ Ｐ ｔ ｆ ｏ ｉ ａ ｄ ｔｅｃｏ ｋａ ｄ ｉ ｇ ａａｓｇ ａｓ ｈｏ ｇ ｈ ｓｉｏ ｌ
ｔｒ ｉ ｌｉ ｔ ｅ ｍ ｎａ ｎ ｈｅ ＦＰＧＡ ｗｈｉｈ ｗａ ｅ ｏ ｍａ ｃ ｈ ｆｅ ｅ ｉ ｉ ｎ １Ａｃ ｏ ｄｉｇ ｔ ｈｅ ｂ ｓｃ ｔ ｅ ｒ ｂ ｕｔｉ ｃ ｓｕｓ ｄ ｔ ｔ ｈ ｔ ｅ ｄｉ ｒ ｎｔ ｓｇ ａ ． ｃ ｒ ｎ ｏ ｔ ａ ｉ ｈ ｏ ｙ ａ ｏ ｍｐｅ ａ ｅ ｍａｃ ｆ ａｌ ｄ ｎｃ ｔｈ・
Ｋｅ ｗｏ ｄ ：ｉ ｅｅ ｔ ｌｓ ｎ ｌ ｍｐ ｄ ｎ ｅｍａｃ ｉｇ ｎ ｃ ｉ ｒ ｉａｉｎ ＯＣ ；Ｆ ＧＡ ｙ ｒ ｓ ｄｆ ｒｎｉ ｉ ａ ；ｉ ｅ ａ ｃ ｔｈｎ ；ｏ —ｈｐ ｔｍ ｎ ｔ （ Ｔ） Ｐ ｆ ａ ｇ ｅ ｏ
随 着 近 几 年来 对 速 率 的 要 求 快 速 提 高 ． 串行 总 线 由 于 有 更 好 的抗 干 扰 性 和 更 少 的信 号 线 、 高 的数 据 率 而 受 到众 多 更 设 计 者 的青 睐 。 而 串行 总 线 又 尤 以差 分 信 号 的 方 式 最 多 ， 差 分 信 号 与 普 通 的 单 信 号 走 线 相 比有 ３个 明 显 的 优 势 ： 干 扰 抗 能 力 强 ； 有 效 抑 制 Ｅ ； 序 定 位 精 确 ， 以越 来 越 多 的 系 能 ＭＩ 时 所
关键 词 ： 分 信 号 ；阻抗 匹 配 ； 内 匹配 终 端 （ 差 片 ＯＣＴ） Ｐ ；Ｆ ＧＡ
中图分类号： Ｎ ７ Ｔ ４ 编 号 ：６ ４ ６ ３ （０ ０ ０ — １ １０ １７ — ２ ６ ２ １ ）３ ０ ２ — ３
Ｒｅ ｅ ｒ ｈ ｆｉ ｐｅ ｎ ｅ ｍ ａ ｃ ｉ ｂｏ ｆｅ ｅ ｉ ｌｓｇ ｌｂａ ｅ ｎ ＦＰＧ Ａ ｓ ａ ｃ ｏ ｍ ｄａ ｃ ｔ ｈ ｎｇ ａ ｕｔｄｉ ｒ ｎｔａ ｉ ｎａ ｓ ｄ ｏ
（ 南技 术物 理研 究 所 四 川 成 都 ６ ０ ４１ 西 １０ ） 摘 要 ：为 了节 约 Ｐ ＣＢ板 空 间 ， 分 灵 活 利 用 Ｆ ＧＡ 内部 资 源 ， Ｆ ＧＡ 内置 差 分 信 号 匹 配 终 端进 行研 究 。根 据 差 分 信 充 Ｐ 对 Ｐ 号 阻 抗 匹配 的 基 础 理 论 ， 自制 的 Ｐ 在 ＣＢ电路 板 上 利 用差 分信 号 线 传 递 时钟 和 图像 数 据 。在 Ｆ ＧＡ 内设 置 不 同类 型 的 Ｐ
片 内 匹配 终 端 ， 过 示 波 器观 察 时 钟 、 像 数 据 ， 用 Ｖ ｓａ Ｄ Ｐ ＋ 件 自带 的 Ｉ ｇ ｉ ｅ 功 能 观 察 图像 。 结 果 表 通 图 利 ｉ ｌ Ｓ＋ 软 ｕ ｍａｅＶｅ ｒ ｗ
明 ， 用 片 内 匹 配 终 端 不 会 恶 化 差 分 信 号 ， 能 大 大 节省 Ｐ Ｂ板 空 间 ， 终 端 匹配 更 灵 活 。 使 并 Ｃ 且
ｃ ｉ ｆｅ ｅ ｔａ ｓｇ ａ ｍａｃｈ ｄ ｔ ｒ ｎ ｔｏ ｄ ｅ ｎ ｔ ｅ ｅ ｉｒ ｔ ｄ ｆｅ ｅ ｔａ ｓｇ ａ ，ｒ ａｌ ｅ ｃ ｓ ｈ ｐ ｄｉ ｒ ｎ ｉｌ ｉ ｎ ｌ ｆ ｔ ｅ ｅ ｍｉ ａ ｉｎ ｏ ｓ ｏ ｄ ｔ ｒｏ ａ ｅ ｏｆ ｒ ｎ ｉｌ ｉｎ ｌｇ ｅ ｔｙ ｒ ｄｕ ｅ ＰＣＢ ａ ｄ ｓ ａ ｅ， ｎ ｂｏ ｒ ｐ ｃ ａ ｄ ｍａ ｓｔ ｅ ｍａｔｈｉｇ ａ ｕ ｅ ｍ ｉ ｌｍｏ ｅ ｆｅ ｉ ｌ ． ｋｅ ｈ ｃ ｎ ｂｏ ｔｔｒ ｎａ ｒ ｘ ｂ ｅ ｌ
第 １ ８卷 第 ３期
Ｖｏ ．８ １１ Ｎｏ３ ．
电 子 设 计 工 程
Ｅｌｃｒ ｎ ｃ Ｄｅ ｉｎ Ｅｎ ｉｅ ｒｎ ｅ ｔｏ ｉ ｓｇ ｇ ｎ ｅ ｉ ｇ
２１ ０ ０年 ３月
Ｍａ ． ０１ ｒ２ ０
基于 Ｆ ＧＡ 的差 分信号 阻抗 匹配研 究 Ｐ
曾 晶 ，唐 湘 成 ，王 德 胜
Ａｂ ｔａ ｔ Ｉ ｒ ｅ ｏ ｓ ｖ Ｃ ｏ ｒ ｐ ｃ ，ｕ ｌ ｅ ｉ ｌ ｓ ｆＦ ＧＡ ｉ ｔ ｒ ａ ｅ ｏ ｒ ｅ ， ｉ ｏ ｅ ｅ ｒ ｈ ａ ｏ ｔｔ ｅ ｓ ｒ ｃ ： ｎ ｏ ｄ ｒｔ ａ ｅ Ｐ Ｂ ｂ ａ ｄ ｓ ａ ｅ ｆ ｌ ｆ ｘｂ ｅ ｕ ｅ ｏ Ｐ ｎ ｅ ｎ ｌｒ ｓ ｕ ｃ ｓ ｉ ｄ ｄ ｓ ｍｅ ｒ ｓ ａ ｃ ｂ ｕ ｈ ｙｌ ｔ
Ｚ ＥＮＧ Ｊ ｎ ，Ｔ ｉ ｇ ＡＮＧ ａ ｇ ｃ ｅ ｇ，Ｗ ＡＮＧ Ｄｅ ｓ ｅ ｇ Ｘｉ ｎ — ｈ ｎ —ｈ ｎ
（ｏ ｔ ｓ Ｉ ｓｉ ｔｄ Ｔ ｃ ｎ ｌｇ ｈ ｓ ｓ Ｃ ｅ ｇ ｕ６１ ０ １ Ｃ ｉａ） Ｓ ｕｈ Ｗｅｔ ｎ ｔｕｅ ｅ ｈ ｏｏｙ Ｐ ｙ ｉ ， ｈ ｎ ｄ ０ ｔ ｃ ４ ， ｈｎ
ｉ ｇ ｏ ｉ ｅ ｅ ｔ ｌ ｉｎ ｌ ｈ ｃ ｏ ｋ ａ ｄ ｉ ｇ ａ ａ ｂ ｉ ｅ ｅ ｔ ｌｓｇ ａ ｉｅ ｉ ｈ ｅ － ｄ ＣＢ ｃ ｒ ｕ ｔ ｏ ｒ ｓ ｔ ｎ — ｎ ｆ ｆ ｒ ｎ ｉ ｇ ａ， ｅ ｌ ｃ ｎ ｍａ ｅ ｄ ｔ ｙ ｄ ｆ ｒ ｎ ｉ ｉ ｎ ｌｌ ｎ ｔ ｅ ｓ ｒ ｍａ ｅ Ｐ ｉｃ ｉ ｂ ａ ｄ ｗａ ｒ ｓ ｄ ｆ ａｓ ｔ ｆ ａ ｎ ｆ ａ
ｍｉ ｅ ．ｈ ｉ ｅｅ ｔＯＣ （ｎ ｃ ｉ ｅｍｉａｉｎ） ｓｓ ｔ ｎＦ ＧＡ，ｎ ｈ ｌｃ ｎ ｍａ ｅｄ ｔ ｉｎ ｌ ｔｒｕ ｈ ｔｅｏｃｌ — ｔ ｄＴ ｅｄｆ ｒｎ Ｔ ｏ —ｈｐｔｒ ｎ ｔ ｗａ ｅ Ｐ ｔ ｆ ｏ ｉ ａ ｄ ｔｅｃｏ ｋａ ｄ ｉ ｇ ａａｓｇ ａｓ ｈｏ ｇ ｈ ｓｉｏ ｌ
ｔｒ ｉ ｌｉ ｔ ｅ ｍ ｎａ ｎ ｈｅ ＦＰＧＡ ｗｈｉｈ ｗａ ｅ ｏ ｍａ ｃ ｈ ｆｅ ｅ ｉ ｉ ｎ １Ａｃ ｏ ｄｉｇ ｔ ｈｅ ｂ ｓｃ ｔ ｅ ｒ ｂ ｕｔｉ ｃ ｓｕｓ ｄ ｔ ｔ ｈ ｔ ｅ ｄｉ ｒ ｎｔ ｓｇ ａ ． ｃ ｒ ｎ ｏ ｔ ａ ｉ ｈ ｏ ｙ ａ ｏ ｍｐｅ ａ ｅ ｍａｃ ｆ ａｌ ｄ ｎｃ ｔｈ・