数字定时控制器电子技术课程设计

北京理工大学电子技术课程设计

数字定时控制器

第1章设计任务及要求

1．1设计任务及要求

设计一个具有数字钟功能的数字定时控制器

1、计时显示范围要求自00时00分00秒到23时59分59秒

2、具有校时功能，可对小时、分、秒分别进行校准

3、要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒

第2章课题分析及EDA仿真分析

2.1 设计方案与分析

整体分为震荡电路、计时电路、校时电路、闹钟电路、分频电路

用振荡电路产生2Hz信号，来实现时钟的计时脉冲

时分秒计时电路分别用24进制、60进制、60进制计数器完成，通过分频得到1Hz信号，周期即1秒，从而实现24小时计时功能

校时电路用4位状态移位寄存器实现，分别实现计时-校时-校分-校秒

闹钟电路用与非门将需要的时刻译码，与0.5Hz相与，使得在两秒周期内，响一秒、断一秒

分频电路产生2Hz信号供校时、0.5Hz供闹钟电路其基本逻辑框图如图2-1所示。

图2-1数字时钟电路结构图

计时电路工作时，通过分频得到的1Hz信号作为秒的脉冲输入，当秒计数器计数满60时，输出进位脉冲，送至分计数器计数，同时对秒清零。当分计数器计数满60时，输出进位脉冲，送至时计数器计数。当时计数器计数满24时，输出清零脉冲，分别送至秒、分、时计数器的清零端完成清零，开始新一天的计时。

2.2 电路的仿真与论证

2.2.1振荡电路

由于通过三五定时器产生脉冲信号没有晶振稳定，且实验室没有555定时器，所以采用晶振电路。

振荡电路采用晶振电路，如图，4060为14 级二进制串行计数器，可以将32.768HZ进行14分频，得到2HZ。

晶振电路结构如图2-2

图2-2 555定时器RC振荡电路

2.2.2分频电路

振荡电路获得2HZ的方波信号后，需要将其进行分频，得到1HZ、0.5HZ。采用74LS160作为分频器，74LS160是8421编码的10进制计数器，将其功能设定为计数功能，把2HZ的信号输出到CLK管脚，则其QA管脚便输出1HZ的方波信号，QB管脚输出0.5HZ的方波信号，仿真结果如图2-3