计算机组成原理 总线系统

衡量总线性能的重要指标—总线带宽
总线带宽：总线本身所能达到的最高传输速率，单位：兆字节 每秒(MB/s)。实际带宽会受到总线布线长度、总线驱动器/接收 器性能、连接在总线上的模块数等因素的影响
【例1】(1)某总线在一个总线周期中并行传送4个字节的数据， 假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33MHz，则总线带宽是多少? (2)如果一个总线周期中并行传送 64位数据，总线时钟频率升为66MHz，则总线带宽是多少?
接 口
I/O接口模块框图 一个标准接口可能连接一个设备，也可能连接多个设备
系统总线接口 外部设备接口
数据线
数据寄存器 状态/控制寄存器
外设 接口逻辑
地址线 控制线 I/O地址译码 与控制
外设 接口逻辑
数据 状态 控制
数据 状态 控制
4. 典型接口具备的功能：
(1).控制--接口靠指令信息控制外围设备的动作 (2).缓冲--接口在外围设备和其他部件之间用作一个缓冲器，以 补偿各种设备在速度上的差异 (3).状态--接口监视外围设备的工作状态并保存状态信息，供CPU 询问外围设备时进行分析之用
[解 ]
(1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总 线周期传送的数据量用D表示，根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×106/s=132MB/s (2)64位=8B， Dr= D×f =8B×66×106/s=528MB/s
6.1.2 总线的连接方式
6.3.2 分布式仲裁
特点：不需要中央仲裁器，每个潜在的主方功能模块都有自己 的仲裁号和仲裁器 仲裁原则：以优先级仲裁策略为基础 仲裁过程：仲裁总线上保留的是获胜者的仲裁号
中央 处理器
设备接口 0
3
设备接口 1 1
设备接口 2 N
6.4 总线的定时和数据传送模式
6.4.1 总线的定时
总线的一次信息传送过程，大致可分为五个阶段： (1)请求总线 (2)总线仲裁 (3)寻址(目的地址) (4)信息传送 (5) 状态返回(或错误报告) 定时：事件出现在总线上的时序关系，分为同步和异步
优点：总线周期长度可变，允许快速和慢速的功能模块都能连 接到同一总线上，但这以增加总线的复杂性和成本为代价
【例3】 某CPU采用集中式仲裁方式，使用独立请求与菊花链查 询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组 成一对菊花链查询电路。每一根请求线可以被若干个传输速率接 近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出 请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享 有总线控制权。请分析说明该总线仲裁时序图
目录
6.3.1 集中式仲裁
——中央仲裁器；每个模块有两条线：总线请求信号线BR和总 线授权信号线BG 单处理器系统总线中，总线仲裁器又称总线控制器，是 CPU的一部分 1. 链式查询方式 实现方法：总线授权信号BG串行地从一个I/O接口传送到下 一个I/O接口 链式查询的结构及仲裁的过程 特点：离中央仲裁器最近的设备具有最高优先级 优点: 总线授权线少；容易扩充设备 缺点: 对询问链的电路故障很敏感；查询链的优先级固定
单处理器系统的总线分类： (1)内部总线 (2)系统总线 Байду номын сангаас3)I/O总线
目录
1.总线的特性
物理特性：指总线的物理连接方式
功能特性：描述总线中每一根线的功能，如： 地址总线(AB)、数据总线(DB)宽度的含义；控制总线(CB) 电气特性：定义每一根线上信号的传递方向及有效电平范围； 输入(IN) 输出(OUT)方向的定义；符合TTL逻辑电平定义
(4).转换--接口可以完成任何要求的数据转换，如并－串转换或 串－并转换
(5).整理--接口可以完成一些特别的功能，如在需要时可修改字 计数器或当前内存地址寄存器 (6).程序中断--每当外围设备向CPU请求某种动作时，接口即发生 一个中断请求信号到CPU
5. 适配器的两面性——必有的两个接口： 一是和系统总线的接口，CPU和I/O接口模块的数据交换一定 是并行方式
2. 计数器定时查询方式 每个设备接口有一个设备地址判别电路 结构及查询过程——BR、BS、设备地址 优点：优先级的设置比较灵活——计数可以从“0”开始；也 可以从中止点开始；或由程序设定计数初值 缺点: 线多，如果有2n个设备，则需n根计数输出线
3. 独立请求方式——当代总线标准普遍采用 每个共享总线的设备均有一对信号——BRi和BGi 结构及仲裁过程 优点：响应时间快；对优先次序的控制相当灵活——可调整 优先级次序或屏蔽某个设备的请求 缺点：线更多
单总线特点：结构简单，容易扩充
若干逻辑部件共用单一的总线，因此，总线为分时工作状态
单总线结构的操作——取指令、传送数据、I/O操作、DMA
2. 多总线结构 单总线的问题：所有的高速设备和低速设备都挂在同一个总线 上，且总线只能分时工作，使信息传送的效率降低
多总线：在CPU、主存、I/O之间互联采用多条总线；CPU和 Cache之间采用高速的CPU总线，主存连在系统总线上；一些 高速I/O连在高速总线上；串行设备连在扩充总线上；CPU总 线、系统总线和高速总线通过桥彼此相连；高速总线通过扩充 总线接口与扩充总线相连 桥：实质上是一种具有缓冲、转换、控制功能的逻辑电路 优点：多总线结构体现了高速、中速、低速设备连接到不同的 总线上同时工作，以提高总线的效率和吞吐量，而且处理器结 构的变化不影响高速总线
位顺序：先低位、后高位 位时间：由同步脉冲来体现
对收发器的要求：发送器，有拆卸功能，即并-串转换 接收器，有装配功能，即串-并转换
主要优点：省线，适合远距离的信息传送
目录
2.并行传送
特点：每一个数据位用一根传输线，以电位高、低方式传输 主要优点：速度快，适合近距离的传输
3.分时传送 分时传送有两种概念 (1)总线复用方式——某个传输线上既传送地址信息，又传送 数据信息。为此必须划分时间片，以便在不同的时间间隔中完 成传送地址和传送数据的任务 (2)共享总线的部件分时使用总线
6.1.3 总线的内部结构
1. 早期总线的内部结构 存储器 模块 锁存器
驱动门
输入设备 接口
输出设备 接口
CPU
是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通 道——数据线、地址线 、控制线 不足：①CPU是总线上惟一主控者，后期加了DMAC ②总线结构紧密与CPU相关，通用性较差
2. 当代流行的总线内部结构
适配器(接口)的概念
单机系统的总线结构： 1. 单总线结构
2. 多总线结构
1.单总线结构 使用单一的系统总线连接CPU、主存和I/O设备
系统总线
CPU
主存
设备 适配器
设备 适配器
此时要求连接到总线上的逻辑部件必须高速运行，以便在 某些设备需要使用总线时能迅速获得总线控制权；而当不再使 用总线时，能迅速放弃总线控制权
总线结构框图
(2) PCI总线： 用于连接高速的I/O设备模块
——32(或64位)的同步总线，数据/地址线分时复用；总线时钟 频率为33.3MHz，总线带宽是132MB/s；采用集中式仲裁方式； 通过“桥”芯片，与CPU总线、ISA总线相接；主板上一般有3 个PCI总线扩充槽
(3) ISA总线： 用于与低速I/O设备连接；支持7个DMA通道和15 级可屏蔽硬件中断；ISA总线控制逻辑还通过主板上的片级总线 与实时钟/日历、ROM、键盘和鼠标控制器(8042微处理器)等 芯片相连接；主板上一般留有3—4个ISA总线扩充槽 CPU总线、PCI总线、ISA总线通过两个“桥”芯片连成整体 桥芯片的作用——信号速度缓冲、电平转换和控制协议的转换； 南桥、北桥 pentium个人机的核心逻辑芯片组，简称PCI芯片组——包括主 存控制器和cache控制器芯片、北桥芯片和南桥芯片

Pentium机的总线结构分为三层：CPU总线、 PCI总线和ISA总线
CPU
北 桥
PCI
南 桥
ISA
6.2 总线接口
6.2.1 信息传送方式
信息的编码：二进制数 用电位的高、低表示 信息的表示：常用的两种 用脉冲的有、无表示 信息的传输方式：串行传送、并行传送和分时传送 系统总线上传送的信息采用并行传送方式 1.串行传送 特点：传输线：一根； 信息的表示：脉冲
6.2.2 总线接口的基本概念
1. I/O接口(适配器)：指CPU、主存和外围设备之间通过系统总 线进行连接的标准化逻辑部件 2. 接口的作用：在它动态连接的两个部件间起“转换器”的作 用 3. 接口与CPU和外设的连接：外围设备本身带有自己的设备控 制器
地址线 CPU 控制线 数据线 设 备 控 外围 制 设备 器
CPU-Cache 模块 存储器 模块 I/O 适配器 总线 控制器
数据传送总线(数据线、地址线、控制线) 仲裁总线 中断和同步总线 公用线
标准总线追求的目标：与结构、CPU、技术无关，并满足包括多 个CPU在内的主控者环境需求
6.1.4 总线结构实例
1. 分层次多总线结构的特点： 使速度相近的设备模块使用同一类总线；速度差异较大的设备 模块使用不同速度的总线
时间特性：定义了每根线在什么时间有效，规定了总线上各信 号有效的时序关系
2.总线的标准化
总线标准化的目的：各产商生产的相同功能部件，可相互兼容 常用的标准总线：ISA、EISA、VESA、PCI
ISA (Industry Standard Architecture) 工业标准结构
EISA (Extended Industry Standard Architecture) VESA(Video Electronics Standard Association)视频电子标准协会 PCI ( Peripheral Component Interconnect)外围部件互连
6.3 总线的仲裁
连接到总线上的功能模块的两种形态：
如：CPU模块；存储器模块 主动
被动
主方可启动一个总线周期；从方只能响应主方的请求
每次总线操作，只能有一个主方；可以有一个或多个从方
总线仲裁部件——以某种方式选择一个主设备作为总线的下 一次主方 仲裁的依据：公平策略——多处理器系统中各CPU模块的请 求；优先级策略—— I/O模块请求 仲裁的方式：按总线仲裁电路的位置不同分类 集中式仲裁、分布式仲裁
1.同步定时 ——总线中包含时钟信号线，事件出现在总线上的时刻由总线 时钟信号确定；总线周期(时钟周期) 优点：由于采用了公共时钟，具有较高的传输频率 适用场合：总线长度较短、各功能模块存取时间比较接近 的情况
目录
2.异步定时
——建立在应答式或互锁机制基础上；不需要统一的共公时钟 信号，总线周期的长度可变
二是和外设的接口，适配器和外设的数据交换可能是并行方式， 也可能是串行方式——适配器分为串行数据接口和并行数据 接口两大类 【例2】 利用串行方式传送字符，每秒钟传送的比特(bit)位数常 称为波特率。假设数据传送速率是120个字符/秒，每一个字 符格式规定包含10个bit(起始位、停止位、8个数据位)，问传 送的波特率是多少?每个bit占用的时间是多少? 【解】： 波特率为：10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数： Td=1/1200=0.833ms
计算机组成原理
武汉科技大学 计算机科学与技术学院
第六章

总线系统
本章内容
6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4 总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6.6 InfiniBand标准
6.1 总线的概念和结构形态
6.1.1 总线的基本概念
总线(Bus) ： 是构成计算机系统的互联机构，是多个系统功能部 件之间进行数据传送的公共通路 总线的作用： 借助总线连接，计算机在各系统功能部件之间实 现地址、数据和控制信息的交换，并在争用资源 的基础上进行工作
2. pentium计算机主板的总线结构——三层次多总线 (1) CPU总线：也称CPU-存储器总线 ——64位数据线和32位地址线的同步总线 总线时钟频率为66.6MHz(或60MHz) 主存扩充容量以内存条形式插入主板有关插座来实现 CPU总线还接有L2级cache 主存控制器和cache控制器芯片管理CPU对主存和cache的存取 CPU是该总线的主控者，但必要时可放弃总线控制权 从传统的观点看，CPU总线可看成是CPU引脚信号的延伸