合肥学院数字逻辑第七章详解

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2021/3/19
2
7 . 1 常用中规模组合逻辑电路
7 . 1 . 1 二进制并行加法器 7 . 1 . 2 编码器和译码器 7 . 1 . 3 多路选择器和多路分配器
2021/3/19
3
7 . 1 常用中规模组合逻辑电路 7.1.1 二进制并行加法器
(一)加法器的功能与分类 功能:实现N位二进制数相加 按实现方法分类:串行进位加法器、超前进位加法器
例:对101键盘编码时,采用了7位二进制代码 ASCⅡ码。27=128>101>26=64。
目前经常使用的编码器有普通编码器和优先编码 器两种。
2021/3/19
12
(一) 普通编码器
定义:任何时刻只允许输入一个有效编码请 求信号,否则输出将发生混乱。
举例:以一个三位二进制普通编码器为例, 说明普通编码器的工作原理。 八个病房呼叫请求
2021/3/19
18
(3) 选通输入端:只有在 S = 0时,编码器才 处于工作状态;而在 S = 1时,编码器处于禁止状态, 所有输出端均被封锁为高电平。
禁止 状态
工作 状态
2021/3/19
19
(4)选通输出端YS和扩展输出端YEX:为扩
展编码器功能而设置。
允许编码, 但无有效编
码请求
正在优先 编码
23
(一) 二进制译码器
输入:二进制代码(N位), 输出:2N个,每个输出仅包含一个最小项。
输入是三位二进 制代码、有八种状态, 八个输出端分别对应 其中一种输入状态。 因此,又把三位二进 制译码器称为3线—8 线译码器。
图7-7 三位二进制译码器的方框图
2021/3/19
输入:八个信号(对象)
对病房编码 I0~I7 (二值量) 输出:三位二进制代码
图3-4
2021/3/19
普通编码器的方框图
Y2Y1Y0 称八线—三线编码器
13
设输入信号为1表示对该输入进行编码。
表3-4 编码器输入输出的对应关系
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 10 0 0 0 0 0 0 0 0 0
2021/3/19
20
以上通过对74LS148编码器逻辑功能的分析, 介绍了通过MSI器件逻辑功能表了解集成器件功能 的方法。
要求初步具备查阅器件手册的能力。不要求背 74LS148的功能表。
2021/3/19
图7-5 74LS148的逻辑符号
21
编码输出的最高编位码输出为原码
(2)片无有效 编码请求时才 允许(1)片编码
第七章 中规模通用集成电路及其应用
人们为解决实践上遇到的各种逻辑问题,设计 了许多逻辑电路。然而,我们发现,其中有些逻辑 电路经常、大量出现在各种数字系统当中。为了方 便使用,各厂家已经把这些逻辑电路制造成中规模 集成的组合逻辑电路产品。
2021/3/19
1
第七章 中规模通用集成电路及其应用
7 . 1 常用中规模组合逻辑电路 7 . 2 常用中规模时序逻辑电路 7 . 3 常用中规模信号产生与变换电路
优先权
最高 2021/3/19
图7-6 用74LS148接成的16线—4线优先编码器 22
二 译码器
译码: 编码的逆过程,将编码时赋予代码的特 定含义“翻译”出来。
译码器: 实现译码功能的电路。
编码对象
二进制代码
编码
译码
原来信息
常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。
2021/3/19
2021/3/19
6
所以,在提供输入Ai、Bi和C0之后,
可以同时产生C1~C4。
通常将根据Pi、Gi和C0形成C1~C4的
逻辑电路称为先行进位发生器
2021/3/19
7
加法器的逻辑符号
(二)加法器的应用
加数
被加数 低位进位
N位加法运算、代码转换、减法器、十进制加法
例1:试用四位加法器实现 8421BCD码至余3BCD码的转换。
解:余3码比8421码多3,因此:
A3-A0:8421码 B3-B0:0011(3) CI0:0
2021/3/19
进位 和
8
2021/3/19
9
2021/3/19
Z5 Z4 Z3 Z2 Z1 F4 F3 F2 F1 C0
B4 B3 B2 B1
10
7.1.2 编码器和译码器
一、编码器
生活中常用十进制数及文字、符号等表示事物。
01 0 0 0 0 0 0 0 0 1
00 1 0 0 0 0 0 0 1 0
00 0 1 0 0 0 0 0 1 1
00 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0任何1时刻0只允1许输 0 其0它输0入0取值组0合0不允1许出0现,入1为一无个1关编项码0。请求
00 0 0 0 0 0 1 1 1 1
表3-5 74LS148电路的功能表
2021/3/19
16
74LS148的逻辑功能描述:
(1) 编码输入端:逻辑符号输入端 I0~I7 上 面均有“—”号,这表示编码输入低电平有效。
允许编码, 但无有效 编码请求
优先权 最高
低电平 有效
2021/3/19
17
(2) 编码输出端 Y2、Y1、Y0 :从功能表可以 看出,74LS148编码器的编码输出是反码。
编码器
译码器
数字电路只能以二进制信号工作。
用二进制代码表示文字、符号或者数码等特定 对象的过程,称为编码。
实现编码的逻辑电路,称为编码器。
2021/3/19
11
对M个信号编码时,应如何确定位数N?
N位二进制代码可以表示多少个信号?
例:对101键盘编码时,采用几位二进制代码? 编码原则:N位二进制代码可以表示2N个信号, 则对M个信号编码时,应由2N ≥M>2N-1来确定位数N。
(1)串行进位加法器 低位全加器进位输出
高位全加器进位输入
如图:用全加器实现4位
二进制数相加。
2021/3/19
注意:CI0=0
4
(2)超前进位加法器 进位位直接由加数、被加数和最低位进位位CI0形成。
2021/3/19
5
四位二进制并行加法器T693构成思想如下: 第i位全加器的进位输出函数表达式为
2021/3/19
14
(二) 优先编码器
在优先编码器中,允许同时输入两个以上的有 效编码请求信号。
当几个输入信号同时出现时,只对其中优先权 最高的一个进行编码。
优先级别的高低由设计者根据输入信号的轻重 缓急情况而定。如根据病情而设定优先权。
2021/3/19
15
wenku.baidu.com
例:八线—三线优先编码器74LS148
相关文档
最新文档