用MATLAB在FPGA芯片中实现数字下变频设计

收稿日期:2004-09-16

第22卷　第12期

计　算　机　仿　真

2005年12月

文章编号:1006-9348(2005)12-0303-04

用M ATLAB 在FPGA 芯片中实现数字下变频设计

贾雪琴,李强,王旭,李景宏

(东北大学信息科学与工程学院,辽宁沈阳110004)

摘要:数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件Systemgenerator 软件可以方便地在MAT LAB 中实现算法仿真并可生成FPG A 芯片的下载文件,简化了设计流程,降低了开发成本和周期。提出了一种基于计算机IS A 总线的系统验证方法。用Systemgenerator 设计和仿真基于FPG A 芯片的的硬件设计有效地验证了算法并降低了试验成本,是一种好方法。

关键词:数字下变频;半带滤波器;级联积分梳状滤波器;现场可编程门阵列中图分类号:T N998 文献标识码:A

Rea liza tion of D ig ita l D own Conversion i n FPGA Ch ip by Usi ng M ATLAB

J I A Xue -qin,L IQ iang,WAN G Xu,L I J ing -hong

(College of Infor mation Science &Engineering,Northeastern University,Shenyang L iaoning 110004,China )ABSTRACT:D igital down conversion p lays a key role in the digitized and soft ware -oriented p rocess of the receiver system.This paper studies the high deci m ation ratio of digital down converter,and especially analyzes the multi -stage deci mation algorithm based on C I C filter and HB filter .

It w ill reduce the cost and the

development ti m e by using the newest Systemgenerator which can si m ulate the design and download it to FPG A easily .And verifying the design w ith an IS A bus of computer w ill save lots of money,effectively .U singMAT LAB design and si mulation hardware p rojects based on FPG A is a good method .KEYWO RD S:DDC;HB -filter;C I C -filter;FPG A

1　序言

现代数字信号处理中,为了满足系统的性能而使用可变

频率来实现数字信号处理的过程,称为多速率数字信号处理(multirate digital signal p rocessing ),而其中以数字下变频(DDC )技术应用最为广泛。它将采样后的数据传输速率降低到最小,使信号接收系统的数字化和软件化得以实现。与早期的由分立式器件组合而成的下变频器相比,目前市场上出现了多种集成下变频器(如:AD6620,HSP50124b 等),广泛应用于无线电通讯和数据采集等领域。

本文提出一种采用FPG A 器件来实现数字下变频的方案。与集成器件相比,FPG A 芯片在速度和灵活性上都有很大的提高。并且,使用FPG A 器件实现的下变频器可以更加方便的采用软件方法对射频链路上引入的干扰进行有效的补偿,同时也可将存储器、控制器等外围器件集成到芯片内部,提

高了整个系统的稳定性和集成度。

本设计选用Xilinx 公司的Spartan3系列芯片为设计对象,采用Xilinx 公司与M athwork 公司合作的Systemgenerator 软件进行设计与仿真。该软件的使用,使得Xilinx 公司提供的IPcore 和M atlab 中的si m ulink 工具得到完美结合,令计算结果可以更加直观的表现出来。并且,可以将设计模型直接编译成可在FPG A 器件中布局布线的网表文件。成功地解决了算法研究人员和硬件实现工程师之间的工作协调问题,使得用户能够以最快的速度将他们的算法得到硬件实现。

2　数字下变频原理与实现

如图1所示,数字下变频器主要由数字混频器和数字滤波器组两部分组成。混频器部分由DDS 和两路乘法器组成,数字滤波器部分主要由级联积分梳状滤波器(以下称C I C 滤波器),半带滤波器(以下称HB 滤波器)和后级F I R 滤波器组成的链路构成。2.1　混频器

软件无线电系统接收到的数据是对自然信号调制产生

—

303—

图1　下变频器结构框图

的窄带信号,其解析表达式为:

z (t )=A (t )・cos [ω0t +θ(t )]+j A (t )・sin [ω0t +θ(t )]

(1)

将上述公式乘以e -j ω0t

,将载频ω0下移,变成零载频,其结果称为基带信号(或称为零中频信号)。则:

z 0(t )=A (t )・[cos

θ(t )+j sin θ(t )]=z 0i (t )+jz 0q (t )(2)

式中:

z 0i (t )=A (t )cos

θ(t )　z 0q (t )=A (t )sin θ(t )(3)

分别称为基带信号的同相分量和正交分量。基带信号为

解析信号的复包络,显然通过基带信号可以无误差的恢复初始的窄带信号。因此窄带信号既可以用它的解析信号z (t )来表示,也可以用它的基带信号z 0(t )来表示。而在基带对信号

进行处理,可以通过下变频技术将信号处理器的计算量显著

降低。窄带信号相对带宽越窄,这种应用就越有效。而混频器的作用就是得到输入信号的基带信号。

通过直接数字合成(DDS )技术,可以方便的获得频谱非常纯的正弦和余弦信号,目前采用砷化镓实现的DDS 芯片可以提供几百兆赫兹的输出频率,已经广泛应用于通信系统中。DDS 技术已经相当成熟,芯片很容易获得,且如果在FPG A 器件中实现DDS 技术很难保证信号的频谱纯度。因此,本设计中不涉及DDS 技术的FPG A 实现,而是采用了集成DDS 芯片AD9854来提供相应的功能。

图2　混频器模拟及其输入输出频谱

Spartan3系列FPG A 芯片(尚未量产,可申请样片)采用90nm 工艺制造,其内部集成的18bits ×18bits 乘法器可以工作在近百兆的速率。对于目前国内所能购买的A /D 转换器而言,该性能已经大大超出系统的实际需要。且使用数字乘法器可以很好的避免模拟器件的功率消耗较大和相位不稳定问题,同时由于每块芯片内部都集成大量的乘法器(4～104个不等,因芯片而异),从而为我们构筑多路接收系统提供了更大的灵活性。

图2显示为混频器的仿真电路和计算结果。该电路只构造了混频器两路设计中的一路,并且采用直接输入正弦信号的方法来模拟DDS 输入。频谱图(0～π)中虚线部分显示为原始输入信号的频谱,实线显示为进行混频之后的频谱。2.2　数字滤波器组

高达数十兆甚至上百兆的计算速率对数字运算器提出了更高的要求,而为了在混频之后得到期望的基频信号,需要有相应的抽取滤波器进行操作。由于涉及到大量的乘、累加运算,抽取滤波器必然将成为制约整个系统工作频率的瓶颈。

本设计采用由C I C 滤波器、HB 滤波器和F I R 滤波器组成

的滤波器组进行数字下变频的方法来解决这个问题。采用多

级滤波器级联来实现抽取具有如下优点:

1)简化滤波器设计,允许每一级滤波器的过渡代比较宽;

2)可以显著的降低运算量;

3)减少系统中的存储器的使用量;积分梳状滤波器的冲击响应为:

h (

n )=

1,0≤n ≤D -1

0,其他

(4)图3　C I C 滤波器频谱

图3显示的是它的频谱图,这种设计的好处是显而易见的。由于C I C 滤波器的所有系数都是1,因此这种滤波器实现起来极其简单,它不需要任何乘法运算,不需要存储滤波器

—

403—