数字电子技术基础备课笔记

数字电子技术基础复习
使用教材：数字电子技术基础（第四版）高等教育出版社总学时： 68
班级： 14电子2班
[1~2]课时：
第一章：逻辑代数基础
2101103106108104--⨯+⨯+⨯+⨯本章的教学目的与要求：
1、了解常用的数制及其转换方法。

2、理解常用码制的编码方法。

3、理解三种最基本的逻辑关系。

4、了解逻代的三条法则。

5、掌握逻函的公式化简法和卡诺图化简法。

6、深入理解逻辑功能的逻辑函数表达式、真值表、逻辑图、卡诺图四种描述方法，并掌握它们间的转换方法。

本章的教学重点：
1、逻函的两种化简方法。

2、逻辑功能的四种描述方法和转换方式。

本阐的教学难点：
逻代公式化简法的技巧。

1.1 概 述
1.1.1 数字量和模拟量
模拟量：
随时间是连续变化的物理量。

特点：具有连续性。

表示模拟量的信号叫做模拟信号。

工作在模拟信号下的电子电路称为模拟电路。

数字量：
时间、幅值上不连续的物理量。

特点：具有离散性。

表示数字量的信号叫做数字信号。

工作在数字信号下的电子电路称为数字电路。

1.1.2 数制和码制 一、数制
1、十进制(Decimal)
①有十个数码：0、1、┅┉9； ②逢十进一（基数为十）；
③可展开为以10为底的多项式。

如：（48.63）＝ 通式：
()∑=------⨯=⨯+⨯+⨯++⨯+⨯=n
o i i
i m m n n n n D
a a a a a a D 101010101010110011 2、二进制（Binary) ①有两个数码：0、1； ②逢二一（基数为2）；
③可展为以2为底的多项式。

如：
D
D B )375.5()2120212021()01.101(21012=⨯+⨯+⨯+⨯+⨯=--
式中： 2i
――称为位权。

同理：用同样方法可分析十六进制数，此处不再说明。

下面说明十进制与二进制间的对应关系：
二、数制转换 1
、二 十
方法：按位权展开再求和即可。

2、十 二
整数部分：除2取余法 （19）D ＝（10011）B
小数部分：乘2取整法 例：（0.625）D ＝（0.101）B
3、二 十六
方法：从小数点开始左右四位一组，然后按二、十进制的对应关系直接写出即可。

如：（110110010.11011）B ＝（1B2.D8）H 二、码制
用不同的数码表示不同事物的方法，就称为编码。

为便于记忆和处理，在编码时必须遵循一定的规则，这些规则就称为码制。

例如，一位十进制数0~9十个数码，用四位二进制数表示时，其代码称为二—— 十进
制代码，简称 BCD代码
[3~4]课时：
1.2 逻辑代数中的三种基本运算
▲逻辑代数(布尔代数)
用来解决数字逻辑电路的分析与设计问题。

Y ＝A 1 A Y ▲0 、1的含义
在逻辑代数及逻辑电路中，0和1已不再具有值的概念。

仅是借来表示事物的两种状态或电路的两种逻辑状态而已。

如：
真－1 合－1 高－1
取值 ；开关 ；电平 。

假－0 分－0 低－0
▲参与逻辑运算的变量叫逻辑变量，用字母A ，B……表示。

每个变量的取值非0 即1。

逻辑变量的运算结果用逻辑函数来表示，其取值也为0和1。

一、与逻辑运算 1、与逻辑定义
某一事件能否发生，有若干个条件。

当所有条件都满足时，事件才能发生。

只要一个或一个以上的条件不满足，事件就不发生，这种决定事件的因果关系“与逻辑关系”。

2、与逻辑真值表 3、与逻辑函数式 4、与逻辑符号 Y ＝A •B
5、与逻辑运算
0•0 = 0 0•1 = 0 1•0 = 0 1•1 = 1
二、 或逻辑运算 1、或逻辑定义
某一事件能否发生，有若干个条件。

只要一个或一个以上的条件满足，事件就能发生；只有当所有条件都不满足时，事件就不发生，这种决定事件的因果关系“或逻辑关系”。

2、或逻辑真值表 3 、 或逻辑函数式 4 、 或逻辑符号 Y=A+B
5、或逻辑运算
0+0=0； 0+1=1； 1+0=1； 1+1=1 三、非运算 1 、非逻辑定义
条件具备时，事件不能发生；条件不具备时事件一定发生。

这种决定事件的因果关系称为“非逻辑关系”。

2、非逻辑真值表 3 、非逻辑函数式 4、 非逻辑符号
&
A B
Y
≥1 A
B
Y
0 = 1 1 = 0 & A B Y Y ＝AB Y ＝A ＋B ≥1 A B Y
5 、非逻辑运算
四、几种最常见的复合逻辑运算
1、与非 2 、或非
CD AB Y +=
1.3 逻辑代数的基本公式和常用公式
1.3.1 基本公式
一、变量与常量的运算
A0＝0；A ＋0＝
A ；A1＝A ；A ＋1＝1。

二、交换律、结合律、分配律 A ＋B ＝B ＋A ；AB ＝BA 。

（A ＋B ）＋C ＝A ＋（B ＋C ）；（AB ）C ＝A （BC ）。

A （B ＋C ）＝AB ＋AC ；A ＋BC ＝（A ＋B ）（A ＋C ） 三、一些特殊定律
重叠律：A ＋A ＝A ；AA ＝A 。

反转律：A A =
互补律：。

＝；　0A A 1=+A A 反演律：。

＋＝；　＝＋B A AB B A B A
1.3.2 常用公式
吸收律：A ＋AB ＝A
Y
B
A
B
A
A+
=
+
证：左边＝B
A
B
A
A
A
B
A
AB
A+
=
+
+
=
+
+)
(
＝右边
冗余律：C
A
AB
BC
C
A
AB+
=
+
+
下面证明两个常用的等式：B
A
AB
B
A
B
A+
=
+
证：右边＝B
B
A
B
B
A
A
A
B
A
B
A
B
A
AB+
+
+
=
+
+
=
•)
)(
(
＝B
A
B
A+
＝左边
B
A
B
A
B
A
Y⊕
=
+
=
1
――异或函数。

A
B
A
B
A
AB
Y=
⊕
=
+
=
2
⊙B――同或函数。

C
A
AB
C
A
B
A+
=
+
证：右边＝=
+
=
+
+
=
+
+B
A
C
A
C
B
B
A
C
A
C
A
B
A)
)(
(左边。

[5~6]课时：
1.4、逻辑代数的基本定理
1.4.1 代入定理
在逻辑代数中，如将等式两边相同变量都代之以另一逻函，则等式依然成立。

或
如：B A B A A +=+
则：B D AC B D AC D AC ++=+++
1.4.2 反演定理
将逻函中的“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；原变量变反变量，反变量变原变量，所得新式即为原函数的反函数。

如：E D C B A Y )(+=
则：E D C B A Y ++=)( 或 E D C B A +++=)(
1.4.3 对偶定理
将逻函中的“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；变量不变，所得新式即为原函数的对偶式。

如：)(C B A Y += 则：C B A Y +='
1.5 逻辑功能的描述方法
1.5.1 逻辑函数表达式 C AB C B A ABC Y ++=
逻函是以表达式的形式反应逻辑功能。

1.5.2 真值表
上述逻函的真值表如右表所示。

真值表是以表格的形式反应逻辑功能。

1.5.3 逻辑图
以逻辑符号的形式反应逻辑功能。

与上述逻函对应的逻辑电路如下 逻辑功能还有其它描述方法。

1.5.4 各种逻辑功能描述方法间的转换关系
例：已知逻辑图，求其真值表。

解：先由逻辑图写出逻函表达式，再将逻函表达式化为与或式并以此列出真值表。

B A B A B A B B A A AB B AB A AB B AB A Y +=+++=+=⋅=)()(
1.6 逻函的公式化简法
1.6.1 化简的意义
先看一例：
C A B A Y +=――与或表达式
C A B A +=
C A B A ⋅=――与非与非表达式
A B
1 1
&
& ≥1
B A
C
Y
C
AB+
=――与或非表达式
A
A+
+
=――或与表达式
B
A
)
)(
(C
+
=――或非或非表达式
+
B
A+
C
A
可见，同一逻函可以有多种表达方式，自然对应有不同的实现电路。

那么哪种实现电路的方案最简单呢？因此，化简就成为最重要、最有实际意义的问题了。

1.6.2 化简的原则
1、表达式中乘积项最少（所用的门最少）；
2、乘积项中的因子最少（门的输入端数最少）；
3、化为要求的表达形式（便于用不同的门来实现）。

[7~8]课时：
1.6.3 公式化简法
例1：
CD
B A B A CD B A B A B A B A CD B A AB B A B A CD B A ABCD B A
C B A C
D B A ABCD C B A B A B A Y ++=⋅+++=+++=++++=++++=)()1(
例2：
D
C A C AB B
D D C A C AB BD D C A C AB BD CD D A C AB BED BD CD D A C AB Y +=++=+++=+++=++++=)(
例3：
B
A C A C
B B A
C B C B A C AB C B A C B A B A C B A A C B C C B A B A C B C B B A Y ++=+++++=+++++=+++=)()(
1.7 逻函的卡诺图化简法
公式化简法建立在基本公式和常用公式的基础之上，化简方便快捷，但是它依赖于人们对公式的熟练掌握程度、经验和技巧，有时化简结果是否为最简还心中无数，而卡诺图化简法具有规律性，易于把握。

1.7.1 逻函的标准形式
逻函有两种标准表达形式，即最小项和最大项表达形式，这里主要介绍最小项表达形式。

一、最小项
定义： 设某逻函有ｎ个变量，ｍ是ｎ个变量的一个乘积 项，若ｍ中每个变量以原变量或反变量的形式出现一次且只出现一次，则ｍ称为这个逻函的一个最小项。

如：C B A D BC A D C AB D C B (＋＋）＝、、、A Y
1、最小项性质 ①、ｎ个变量必有且仅有2ｎ最小项 约定：原变量用“1”表示； 反变量用“0”表示。

注：用编号表示最小项时， 变量数不同，相同编号所对应的最小项名也不同。

如，ｍ6： 对三变量逻函为：C AB
对四变量逻函为：D BC A
②、所有最小项之和恒等于1
根据这一性质知，逻函一般不会包含所有最小项。

2、最小项的求法
是 不是
∑=+++=+++=+++=++=++=++=)
7,6,5,3()()()(6735m m m m m C AB ABC BC A C B A C C AB BC A C B A AB C B A B A AB
C B A AB AB C B A AB Y 注：●逻函的最小项表达形式是唯一的。

● 在真值表中，逻函所包含的最小项恰是逻函取值为“1”所对应的项，如： 二、最大项——自学
1.7.2 逻函的卡诺图表示法 一、逻辑相邻项
定义：在逻函的两个最小项中，只有一个变量因互补而不同外，其余变量完全相同。

如：
C B A 与C B A 。

显然，在真值表中，几何相邻的两个最小项未必满足逻辑相邻。

那么，能否将真值表中的最小项重新排列从而使得几何相邻必逻辑相邻呢？答案是：能，那就是真值表！
二变量：
四变量：
0 1
0 1
A B
ABC Y 000 001 010
011 100 101 110 111 0001
0111
A B C A B C A B C A B C A B C A B C A B C
A B C A A ｍ0
ｍ4
ｍ3 ｍ2 ｍ1 ｍ7 ｍ6 B C B C B C B C 0
1 00 01 11 10
ｍ5 A
B C A B
C D
00 01 11 10
00
二、相邻项的合并规则
两个相邻项合并可消去一个变量，如： D C B D C B A D C B A =+
四个相邻项合并可消去两个变量，
如：C AB C B A D C AB D C AB D C B A D C B A m m m m +=+++=+++131254 D B m m m m =+++10820
八个相邻项合并可消去三个变量，如：D m m m m m m m m =+++++++14121086420 同理：十六个相邻项合并可湔去四个变量；以此类推。

[9~10]课时：
1.7.3 逻函的卡诺图化简法
C B A
D C B A D C B A =+
化简原则：●
被圈最小项数应等于2ｎ
个； ● 卡诺圈应为矩形且能大不小； ● 最小项可被重复圈但不能遗漏；
●
每圈至少应包含有一个新有最小项。

例1： Y ＝Σｍ（0，1，3，7）＝BC B A +
例2：Y ＝Σｍ（0，4，5，7，15） BCD C B A D C A ++= 或：BCD BD A D C A ++=
例3：
D
ABC D C A CD A D C B A BD Y ++++=D C A ABC CD A C B A
BD Y ++++= D C A ABC CD A C B A Y +++=
例4：
Y=Σm(1,2,3,4,5,6,7,8,9,10,11,12,13,14)
圈“1”法：
B A
C B
D C D A Y +++=
圈“0”法：依据：∵Y+Y ＝1，即（Y+Y ）包含所有最小项，∴未被Y 包含的最小项必被Y 所包含；又∵Y ＝1时，Y ＝0，∴Y ＝Σｍ（0，15）
ABCD D C B A Y +=，ABCD D C B A Y +=
Y 00 01 11 10 00 01 11 10
AB
CD 1
1 0 0 1 1 1 1 1 1 1
1
1
1 1 1
此例说明：卡诺图不仅可以化简逻函，还可以转换表达形式。

1.8 约束逻函的化简法 1.8.1 约束项和约束条件 在8421BCD 码中，m 10~m 15 这六个最小项是不允许出现的，我们把它们称之为约束项（无关项、任意项）。

Σｍ（10，11，12，13，14，15）＝0——称为约束条件。

1.8.2 约束逻函的化简
例：设A 、B 、C 、D 为一位8421BCD 码，当C 、D 两变量取值相反时，函数值取值为1，否则取值为0，试写出逻函的最简表达式。

解：先列出该逻辑问题的真值表：
若不利用约束项，则化简结果为：
[11~12]课时：
第二章：门电路
⎩⎨
⎧=∑++++=0
)15,14,13,12,11,10(m D
C B A
D BC A D C B A D C B A D C B A Y Y 00 01 11 10
00 01 11 10
AB CD
1 1
1 1
1
D
C D C Y +=D C B D C A D C A Y ++=
本章的教学目的与要求：
1、了解二、三极管的静态开关特性；
2、理解TTL门电路的工作原理和特性曲线；
3、掌握TTL门电路的性能参数；
4、了解CMOS与非门的工作原理，理解其性能参数；
5、理解OC、TS门的作用和特点。

本章的教学重点：
TTL门电路的性能参数及使用方法。

本章的教学难点：
TTL门电路的原理及特性分析。

2.1 概述
一、门电路
用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路。

二、正、负逻辑
2.2 二、三极管的开关特性
2.2.1 二极管的开关特性
2.2.2 三极管的开关特性
＋
U2
－
＋
U1
－
S
R
D
正逻辑负逻辑
10
截止
－
＋
断开
＋
－
导通闭合
V O
V C C
/m s
截止区：I Ｂ＝I
Ｃ＝0，V ＣＥ＝V ＣＣ
饱和区：I ｃ＝V ｃｃ/(βRc)=Ics ，V ｃｃ＝0V
2.3 最简单的与、或、非门电路
2.3.1 二极管与门
1” 约定：电平
0” Y=A ·B —与逻辑功能。

2.3.2 二极管或门
相当于 相当于
5V
A B Y
0V
3V 3.7V
0.7V
Y
A B
0V
3V
2.3V
Y=A+B —或逻辑功能。

2.3.3 三极管非门
A Y =
一、当ｖｉ＝0V 时
V R R R V v v EE I BE 210
3.33
.380211-=+⨯-=+-
=。

所以VT 截止，I C =0，V O =5V 。

二、当Vi=5V 时
设：T 导通，则：V BE ＝0.7V ，所以，mA R v V I BE I 3.13
.37
.0511=-=-=
， mA I I I mA R V v I BS EE BE 25.087.03.1,87.010
)
8(7.0)(2122=-=-==--=--=
而。

又因
为I B ＞I BS ，所以T 饱和导通，ｖｏ＝0V 。

[13~14]课时：
V E E (-8V )
V C C (5V ) Y
0V
5V 5V
0V
2.4 TTL 门电路 2.4.1 TTL 反相器 一、电路结构及工作原理
1、输入A ＝0.2V （V IL ）
T 1导通，V B1＝0.9V ，T 2、T 4截止，I B1＝(V CC －V B1)/R 1=1.025ｍA 。

T 1深度饱和，Y （输出）＝V CC －V R2－V BE3－V D2＝3.4V ＝V OH 。

2、输入A ＝3.4V （V OH ）
T 1集电结导通、T 2、T 4饱和，V B1＝2.1V ，T 1发射结反偏，V E2＝V B1－V BC1－V BES2＝2.1V －0.7V －0.7V ＝0.7V ，V C2＝ V E3＋V CES2＝0.7V ＋0.2V ＝0.9V ，所以T 3、D 2截止，V O ＝0.2V 。

二、电压传输特性Ｖo ＝ｆ（VI ）
VTH —称为阈电压或门槛电压，约为1.4V 。

三、输入噪声容限 通常，很难保证输入、输出电
平在正常值上始终不变，
V OH （ｍｉｎ）＝2.4V ；
V OL （ｍａｘ）＝0.4V 。

然后根据电压传输特性曲线由：
V OH （ｍｉｎ）V IL （ｍａｘ）； V OL （ｍａｘ）V IH （ｍｉｎ）。

一般大约：
V IL （ｍａｘ）＝0.8V ；
A V ）
Y
0.2V 3.4V
V O /V V 3.4V
V L （ｍａｘ）
V L （ｍｉｎ）
.2V ） V H （ｍV H （ｍV H N （3V ）
V IH （ｍｉｎ）＝2.0V 。

定义：
V NL ＝V IL （ｍａｘ）－V OL （ｍａｘ） ＝0.8V －0.4V ＝0.4V ；
V NH ＝V OH （ｍｉｎ）－V IH （ｍｉｎ）
＝2.4V －2.0V ＝0.4V 。

噪声容限反应了门电路的抗干扰能力。

2.4.2 TTL 反相器输入、输出特性 一、输入特性ｉI ＝ｆ（ｖI ）
I IS —称为输入短路电流；I IH —称为高电平输入电流。

二、输出特性ｖO ＝ｆ（ｉL ）
1、 高电平输出特性
1
V O
V I
1
V O /V 3.4
V
V O H （ｍｉ
ｎ）
V I L （ｍａｘ）
V O L （ｍａｘ）
V O
）
O
H /V
74系列门电路输出高电平时的ｉL 不能超过0.4ｍA 。

2、 低电平输出特性
[15~16]课时：
3、 扇出系数N O
00.2V
V
R L
输出高电平时的N O ：
N OH =I OH(max)/I IH =0.4/0.04=10。

输出低电平时的N OL ：
N OL =I OL(max)/I IS =16/1=16。

三、输入端负载特性ｖI ＝ｆ（R I ）
ｖI
＝(V CC －V BE1)R I /(R I +
R 1)=(5－0.7)R I /(R I +4)=4.3R I /(R I +4) 2.4.3 TTL 反相器动态特性――自学
2.4.4 其它类型的TTL 电路
一、与非门、或非门、与或非门等
二、OC(Open Collector Gate)门和TS(Three-State Output)门
问题的提出：典型TTL 门电路的输出端不能并接使用。

ｖ
Ω 1.
1、 OC 门
AB Y =
R L ――称上拉电阻。

式中：
I OH ――输出三极管截止时的漏电流； I LM ――输出三极管允许的最大电流；
m’――负载门的个数，若负载门输入端为或运算，则m ’应为输入端数。

2、TS 门
当EN=1时：AB Y =
当EN=0时：T 3、T 4均截止，输出呈高阻 态(禁态)。

&
m 个门 n 个输入端
IH
OH OH
CC L nI mI V V R +-〈(m
ax)IL LM OL
CC
L I m I V V R '(m in)--〉C Y
高电平有效：
低电平有效：
虽然OC 门和TS 门都能实现线与，但OC 门的优势在于通过外接不同的电源电压可获得不同的输出高电平；而TS 门的优势在于可方便地构成总线结构。

如：
单总线： 双总线：
以下电路仅作扼要介绍。

2.4.5 改进型TTL 电路
74H 系列、74S 系列、74LS 系列等。

2.5 其它类型的双极型数字集成电路
ECL 电路、I2L 电路。

E
Y E N
E N & A Y & B & Z &
E N
E
N Z B Y
[17~18]课时：
2.6 CMOS 门电路 2.6.1 CMOS 反相器 1、电路结构及工作原理
设：V DD >V TH1+ ｜V TH2｜ ,且V IL =0V ，V IH =V DD 。

则：输入与输出间为非逻辑关系。

2、电压传输特性和电流传输特性
2.6.2 CMOS 反相器的输入、输出特性
V O
V I
V D D D D
V D D /2
V D D /2
V I
V O
D D
D D
V I
V O V
I
i O L V
I H =V O L
i O L
2.6.3 CMOS 与非门
AB Y
2.6.4 CMOS 传输门和双向开关
设：传输信号电压为10V ，C=10V ，C=0V ，V TH1=｜V TH2｜=3V 。

B
A Y
D D
C
D O /I
I /O V
I t
1037V
S W C I /O O /I
[19~20]课时：
第三章：组合逻辑电路
本章的教学目的与要求：
1、理解编码器、译码器、数据选择器、加法器等常用组合逻辑电路的工作原理，掌握它们的使用方法；
2、掌握组合逻辑电路的分析方法，理解组合逻辑电路的设计方法；
3、了解常用显示器的工作原理；
4、会用中规模集成电路实现逻函；
5、了解组合逻辑电路中的竞争冒险现象。

本章的教学重点：
1、掌握组合逻辑电路的分析方法；
2、会用中规模集成电路实现逻函。

本章的教学难点：
集成电路各控制端的作用及使用方法。

3.1 概述
组合逻辑电路 数字电路
时序逻辑电路 组合逻辑电路的特点：
功能特点：
任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关。

电路特点：不包含有记忆功能的单元电路，也没有反馈电路。

3.2 组合逻辑电路的分析方法和设计方法 3.2.1 组合逻辑电路的分析方法
已知逻辑电路 分析逻辑功能
分析步骤：
► 由逻辑电路写出逻函表达式； ► 化简逻函并变换为与或式； ►列真值表，判断其功能。

例：试分析图示电路的逻辑功能 。

解：
C Y
ABC
C B A ABC C B A ABC
C ABC B ABC A Y +=++=++=)(
功能：
☞ 检测三位二进制码是否相同；
☞ 检测三台设备的工作状态是否相同； ☞ 检测三个输入信号是否相同。

3.2.2 组合逻辑电路的设计方法
已知逻辑功能
设计实现电路 设计步骤：
► 分析逻辑功能确定输入变量、输出函数； ► 列真值表；
► 写出逻函表达式并化简为适当的形式；
► 画出逻辑图并选择适当的器件实现逻函。

例：电路设计一三人表决电路 。

=1，同意；
解：设：分别用A 、B 、C 代表三的意见，取值 Y 代表表决结果， =0，不同意。

1，通过；
Y=
0，未通过。

ABC
C AB C B A BC A Y +++=AB
AC BC ++=AB
AC BC ⋅⋅=A Y
3.3 几种常用的组合逻辑电路 3.3.1 编码器
编码：用文字、符号、数字表示特定对象的过程。

如电话号码、运动员编号、姓名等均属编码。

特指：把输入的每一个高低电平信号编成一个对应的二进制代码的电路。

一、普通编码器
3位二进制编码器(8线—3线编码器)：
♥ 任一时刻仅允许有一个输入端为高电平(有效)—约束。

由真值表写出逻函表达式并利用约束项化简可得：
3位二
进制编
码器 Y 2 Y 1 Y 0
I 7 I 1
I 0
0 0 0
0 0 1
1 1 1 1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 0 0 0 0 0 1
Y 0 Y 2
Y 3 I 0 I 1 I 2 I 3 I 4 I 5 I 6
I 7 75310
76321
7
6542
I I I I Y I I I I Y I I I I Y +++=+++=+++=I 7 I 6 I 5 I 42 I 3
I 1I 1 Y 0
[21~22]课时：
二、优先编码器
特点：允许多个输入信号同时有效，但只对优先权最高的一个输入信号进行编码。

♥ 8线—3线编码器74LS148：电路见P141：F3.3.3。

输入：70~I I ，低电平有效； 输出：20~Y Y ，低电平有效。

由电路易得：
0，编码器工作；
S —称为选通输入端，S ＝ ；低电平有效。

1， 编码器不工作。

0，表示编码器工作且无信号输入；
S Y —称为选通输出端，低电平有效：S Y ＝
1， 编码器工作且有输入信号。

EX Y —称为扩展输出端，低电平有效。

EX Y =0，表示，编码器工作且有输入信号。

逻辑符号：
用二片74LS148扩展为16线—4线编码器：
⎪⎪⎩⎪
⎪⎨⎧
+++=++=+++=S I I I I I I I I I I Y S
I I I I I I I I Y S I I I I Y )()()(7656436421076543542176542S I I I I I I I I Y S 76543210=S Y Y S EX =Y 2 Y 1 Y 0 Y S Y E X 74L S 148 S I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7
♥ 10线—4线(8421BCD 码)编码器74LS147
电路见P144 F3.3.5：输入：90~I I ，代表0~9十个数码；输出：30~Y Y ，代表一位8421BCD 码。

集成3线—8线译码器74LS138，电路见P146、F3.3.8。

由电路易得：
S m S A A A S m S m S A A A Y 701271012100120Y S A A A Y ==== ；　＝＝；　。

321S S S S =—称为译码控制端(使能端)。

S ＝0，不工作；S ＝1，工作。

Y 2 Y 1 Y 0 Y S Y E X
74L S 148 S
I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 Y 2 Y 1 Y 0 Y S Y E X
74L S 148
S
I 0 I 1 I 2 I 3 I 4 I 5 I 6
I 7
A 15
A 14
Z 1
A 8
A 3
Z 2
Z 3
&
&
Z 0 A 12
A 13 A 9
A 10
A 11
A 7
A 6
A 5
A 4
A 2
A 1
A 0
&
&
线译码器：
二、BCD码(4线—10线)译码器
8421BCD码译码器74LS42：
A3A2A1A0：输入，表示8421BCD码；
Y：代表0~9十个数码。

9~Y
[23~24]课时：
三、显示译码
发光二极管LED ； 常见的显示器
液晶LCD 。

1、 七段字符显示器(数码管)
2、 BCD —七段显示译码器
据8421BCD 码和数码管工作原理可列出真值表：
由真值表可求出各输出端逻函表达
式，如：
13020123A A A A A A A A Y a ++= 13020123A A A A A A A A Y a ++=
同理可得：012230
1201213A A A A A Y A A A A A A A A Y c b +=++=，
012012012012A A A Y A A A A A A A A A Y e d +=++=，
0121230
112023A A A A A A Y A A A A A A A Y g f +=++=。

据此，可画出逻辑电路图。

b
a c
Y ａ 00 01 11 10 00 01
11 10 A 3A 2
A 1A 0
1 0 1 1 0 1 1 0 0 1
0 0 1 1 0 0
♥ 集成BCD 码—七段显示译码器7448：
电路见P155 F3.3.15，其逻辑符号为： 电路由两部分组成：
译码部分；
控制部分。

▶ 灯测试输入信号LT ：
输入，用以检查数码管的好坏。

LT =0，七段全亮；LT ＝1，电路正常译码。

▶ 灭零输入信号RBI ：
输入，当RBI =0时，若输入A 3A 2A 1A 0=0000，则七段全灭，不显示；若A 3A 2A 1A 0≠0000，
则照常显示。

▶ 灭零输出信号RBO ：
输出，当芯片本身处于灭零状态(即RBI =0且A 3A 2A 1A 0=0000)时，RBO =0，否则
RBO =1。

利用RBI 、RBO 信号，在多位显示系统中可以熄灭多余的零，如：003.8010，
7447介绍：其功能与7448完全相同，仅是输出为低电平有效，可作来驱动共阳极组的LED 显示器。

3.3.3 数据选择器
一、数据选择器的工作原理
301201101001D A A D A A D A A D A A Y +++=
R B I R B O
R B I R B O
R B O R B I
R B I R B O
R B O R B I
R B O R B I
R B O R B I
5V
D 1 D 0 D 2 D 3
Y
S
A 1 A 0
二、集成数据选择器
▲双四选一数据选择器74LS153：
两个数据选择器公用地址输入端和电源。

D D
Y
Y1Y2A1
74L S153A0 D10D11D12D13S1D20D21D22D23S2
[25~26]课时：
▲ 八选一数据选择器CC4512：
7
012601250124012301220121
0120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++= 功能表为：
3.3.4 加法器
先看一例：
此例说明：只有最低位为两个数码相加，其余各位都有可能是三个数码 。

加得的结果必须用二位数来表示，一位反应本位和，一位反应进位。

一、1位加法器 ♥半加器
AB
C B
A B A S O =+=
D I S Y A 2 I
N H C C 4512 A 1 D 0D 1D 2D 3D 4D 5D 6D 7
A 0
1 1 0 1 + 1 0 1 1 1
1 1 0 0 1=＆
A S C O
B
A ∑ S
B
C O
♥全加器
二、多位加法器 串行进位：
3.3.5 数值比较器
一、1位数值比较器
二、多位数值比较器
A=A 3A 2A 1A 0
B= B 3 B 2 B 1 B 0
①
②
③
④
S ∑ C O A B C I
I I I I ABC C B A C B A C B A S +++=I I I I O ABC ABC C B A BC A C +++=C O ∑S A B C I C O ∑S A B C I C O ∑S A B C I S 1
S 0
C 0
S 2
A 1 A 0 A 2
B 1
B 0
B 2
B A AB B A Y
B A Y B A Y B A B
A B A ⊕=+====><)()()
((A<B) Y (A>B )
Y (A=B)
A 3
B 3 A 3B 3 A 3=B 3 A 3=B 3 A 3=B 3 A 3=B 3 A 3=B 3 A 3=B 3 A 3=B 3
A 3
B 3
A 2
B 2 A 2B 2 A 2=B 2 A 2=B 2 A 2=B 2 A 2=B 2 A 2=B 2
A 2
B 2
A 1
B 1 A 1B 1 A 1=B 1 A 1=B 1 A 1=B 1
A 1
B 1 1 0 0
0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0
A 0B 0 A 0B 0 A 0=B 0
Y (A<B) Y (A=B) Y (A>B)
A 0
B 0
)()()(00112233)(00112233112233223333)(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<⋅=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=
[27~28]课时：
3.3.6 用集成器件设计组合逻辑电路
一、用译码器设计
例1：用74LS138实现下列一组逻函 解：
先将逻函表达为最小项形式：
Z 1＝ｍ4+ｍ6+ｍ3+ｍ5 Z 2＝ｍ3+ｍ7+ｍ1 Z 3＝ｍ2+ｍ3+ｍ5
由74LS138知，在译码状态下有：00m Y =，11m Y =，…77m Y =。

若令：A=A2，B=A1，C=A0，则有：
654365431Y Y Y Y m m m m Z ==，，
7317312Y Y Y m m m Z == 5323m m m Z =。

二、用数据选择器设计
一般说来，4选1数选器可实现3变量以下的逻函，8选1数选器可实现4变量以
下逻函，在允许添加门电路时，可实现任一逻函。

例2：用4选1实现C B A C B A C A Z ++= 解：
C
A Z =
四选一： 301201101001A Y =若令A 1=A ，A 0=B ，Y=Z ，则通过比较对应项可得：D 0=C ，D 1=1，D 2=C ，D 3=0。

据此可画出逻辑电路图：
例3：用8选1实现逻函ABCDE D B BC A Z ++=
⎪⎩⎪
⎨⎧+=+=++=C B A B A Z C B A BC A C A Z 3
1C B A BC Z 2
A B Z
A 1 Y
A 0 D 0D 1D 2D 3 S
C C 1 0 0
解：若令A 2=A ，A 1=B ，A 0=C ，Y=Z ，则：
CD B A D C B A Z ++=
7
0126012501120012D A A A D A A A D A A A A D A A A Y +++=
3.4 组合逻辑电路中的竞争—冒险现象
AC B A AC B A Y +=⋅=
原因分析：当B ＝C ＝1时，Y ＝A A +应恒等于1但由于存在延迟时间tpd ，使得G 2、G 3的输入信号不同时改变，导致G 4输入信号也不同时改变，遭成G 4的输出产生不应出现的负脉冲，该负脉冲对后续电路将产生造成干扰。

称：A A +—0型冒险。

BC AB AC A A C A B A Y +++=+++=
A
B
C D
0 1
B A
C Y
G 2 3B 、C A A
Y 1 Y 2 Y
B A G 2 G 3
当B ＝C ＝0时，Y ＝A A 应恒等于0，但考虑tpd 后，输出端出现了正的干扰脉冲。

称：A A —1型冒险。

♥判断方法：当其它变量取常值时，若逻函能化为A A 、A A 形式，则存在竞争冒险现象。

♥消除方法：♩ 在电路输出端接入滤波电容。

♪ 在电路输入端加选通脉冲。

♫ 在逻函中增加冗余项。

B 、C
A A
Y 1 Y 2 Y
[29~30]课时：
第四章：触发器
本章的教学目的要求：
1、理解基本RS 、同步RS 、主从、维持阻塞触发器的工作原理及动作特点；
2、掌握RS 、JK 、D 、T 、T ，
触发器的逻辑功能； 3、掌握触发器逻辑功能的描述方法及其内在联系； 4、了解触发器的结构与功能之间的关系。

本章的教学重点：
1、触发器的逻辑功能；
2、触发器逻辑功能的描述方法。

本章的教学重点：
主从型、维持阻塞型触发器的工作原理。

4.1 概述
具有记忆功能的逻辑单元称为触发器。

触发器是构成时序电路的基本单元。

特点：
☞ 具有两个稳定的状态“0”和“1”； ☞ 根据需要可以置“0”、置“1”。

分类：
RS 基本RS JK 同步RS 功能 D ； 结构 主从型 。

T 边沿型 T’ 4.2 触发器 4.2.1 基本RS 触发器
一、电路结构
•两与非门交叉耦合而成。

•两输入端RD 、SD ，两互补输出端Q 、Q 。

•用Q 端的状态表示触发器的状态。

二、工作原理 ▶真值表
D R —直接复位端。

D S —直接置位端。

D S D
▶时序图
▶动作特点
输入信号时刻决定着输出状态。

▶逻辑符号
与非门 或非门
三、优缺点
•结构简单。

•输入信号存在约束。

•输入信号存在约束。

4.2.2 同步RS 触发器 一、电路结构
由基本RS 触发器和导引门组成。

二、工作原理
在CP ＝0时，不接收输入信号，在CP ＝1时才 输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的翻转时刻，这是所有具有CP 的触发器的共同特点。

或非门
Q Q S D R D
状态不
Q Q R D S D Q Q R D S D
▶ 时序图
▶ 逻辑符号
三、缺点
♪ 输入仍有约束 ♫ 抗干扰能力差 四、触发器逻辑功能的描述方法
♥真值表 ♥特性方程 ♥时序图 ♥状态转换图
1=+=+RS Q R S Q n
n
R CP S Q
干扰 错误 Q Q
R
S
c p
∧ Q ｎ＋1 00 01 11 10
0 1
R
SQ ｎ
1 1 1 R=R=0 S=
[31~32]课时：
4.2.3 主从型触发器
一、主从RS 触发器 1、电路结构
由两个同步RS 触发器串接和一个电子开关组成。

2、工作原理
▶ 动作特点
输入信号分两步走，在CP ＝1时将输入信号接收到主触发器中，在CP ＝0时再将输入信号存入到从触发器内。

▶ 时序图
▶ 逻辑符号
3、优缺点
• 输入信号约束。

• 易受干扰。

二、主从JK 触发器
CP
R
S
CP
R S
Q’ Q 干扰，波形会怎样？
C1 Q Q R
S CP ∧
1、电路结构
在主从RS 触发器的基础上增加两根反馈线就构成了主从JK 触发器。

2、工作原理
因为与主从RS 基本相同，所以仅分析J=K=1，Q=0这一种情况。

J ≠K Q n+1
=J 规律 J=K=0 维持 J=K
J=K=1 计数 ▶ 特性方程
n n n n n n n Q K Q J Q JK Q K J Q K J Q K J
Q +=+++=+1
▶ 时序图
▶ 动作特点
在CP=1期间，要求输入信号应稳定不变，否则有可能导致触发器误动作。

C
K J
Q K
CP J
▶ 逻辑符号
多输入：
3、优缺点
• 功能最强。

• 易受干扰。

1J 1K
C1 Q Q
J
K
CP
Rd
Sd
∧
Q
Q Rd
K 1K 2K 3
CP
1J C1
1K ＆ ＆ J 1J 2J 3
Sd
∧
[33~34]课时：
4.2.3 边沿型触发器
一、COMS 传输门边沿型触发器 ▶ 工作原理
▶ 动作特点
仅在CP 由0→1的瞬间接收输入信号，其它时间输入信号的变化对触发器状态无影响。

▶ 优缺点
• 抗干扰能力强，可靠性高。

• 功能简单。

二、维持阻塞触发器 1、电路结构 由基本RS 触发器和维持阻塞电路组成。

①—置“0“维持线；②—置“1“阻塞线
③—置“0“阻塞线；④—置“1“维持线 2、工作原理
▶ 特性方程
D
Q
D DQ Q D Q n n n =+=+1
▶ 时序图
▶ 动作特点
在CP 由0→1时，触发器按输入信号改变状态，在CP=1期间，即使输入信号改变，由于维持阻塞的作用，触发器的状态也不会改变，从而有效地提高了工作的可靠性。

▶ 逻辑符号
4.2.5 T 及T‘触发器
T ：T=0时，维持；T=1时，计数。

T ’：仅有计数功能。

4.3 触发器的电路结构和逻辑功能间的关系
触发器的逻辑功能和触发器的电路结构之间没有必然的联系，同一种逻辑功能的触发器可以由不同的电路结构类型，同一种电路结构的触发器可以做成不同的逻辑功能。

例1：画出图P4.2由或非门组成的基本RS 触发器输出端Q 、Q 的电压波形，输入端S D 、R D 的电压波形如图中所示。

例2：若主从结构JK 触发器CP 、D D S 、R 、J 、K 端的电压波形如图P4.10所示，试画出Q 、Q 端对应的电压波形。

Q CP D
误动作
否？
Q Q
D cp ∧。