函数信号发生器

函数信号发生器设计报告

参赛学校：河池学院

参赛作者：梁平

黄仁辑

粟清晓

教导老师：彭建盛

2009年7月20日

摘要

本系统基于直接数字频率合成（DDS）技术，系统以Luminary Micro公司的Stellaris系列的ARM1138为控制核心平台，配合DAC电路，设计了完成了低频三相函数信号发生器，频率范围100Hz~20KHz，频率稳定度优于10-5，最小步进1Hz，频率精度优于0.1%。采用NE5532的功放电路使得10kΩ负载上的电压峰-峰值V opp≥10V。利用DDS原理同时产生FM调制波形及占空比可控、频率可预置、步进为1Hz的矩形波波形。通过把数据写入24C04可以实现掉电保护功能。经实际测测试完成了题目要求的全部功能和指标。

关键词：DDS、ARM、掉电保护

abstract

This system is based on the direct digital frequency synthesis (DDS) technology, the system of Micro company Stellaris Luminary in the series ARM1138 as control core platform, cooperate, design the circuit DAC completed low-frequency three-phase function signal generator, the frequency range 100Hz ~ 20KHz, frequency stability than 10-5 fresh, minimum stepping 1Hz, frequency accuracy 0.1%. Using the amplifier circuit NE5532 10k makes Ω load voltage on peak - 10V V opp experiment.it peak. Using the DDS principle and FM modulating waveform and occupies emptiescompared controllable, frequency preset, stepping 1Hz for rectangular difform. Through the data into 24C04 can realize protection function. The actual test completed all the requirements and questions function.

Key words:DDS、ARM、Power Fail Safeguard

一、系统方案

1．1比较与选择

方案一：采用DDS专用芯片AD9850作为信号产生模块，以单片机为系统的控制核心。该方案具有频谱纯度高、集成度高等特点。由于AD9850自带32位相位累加的数控振荡器，会产生低噪声、高稳定的频率输出波形。但它只直接提供了实现多种数字调制的功能，像二进制PSK、二进制FSK，这类调制方式实现起来比较简单，二要实现模拟线性调制FM具有一定的难度。故此方案也不采用。

方案二：采用基于FPGA的直接数字频率合成，并以FPGA作为整个系统的信号产生和控制中心。基于FPGA的直接数字频率合成其组成框图如图1-1。直接数

字频率合成(DDS)，具有频率切换速度快，频率分辨率高、可编程全数字化、相位连续、转换速度高、控制方便且有输出任意波形的能力等优点。用FPGA实现DDS 技术比较灵活，可以产生多种调制方式，多种组合方式。采用此方案把重心放在了FPGA设计上，增加了FPGA部分程序的量，鉴于分工关系，放弃此方案。

图1-1 基于FPGA的直接数字频率合成

方案三：采用基于DDS专用芯片AD9850作为信号产生模块，并以基于ARM7的微控制器ARM1138作为整个系统的控制核心。在ARM1138中嵌入UCOSII操作系统方便实现多任务处理。例如波形转换，频率调节，幅值调节，12864显示，I2C掉电保护等。本方案融合了如方案一频率合成的优点，并能发挥ARM控制器强大的系统管理能力。同时可利于分工合作，以最快的时间完成题目的所有要求。此方案比较灵活、可扩展性好，能完全达到设计要求，故采用此方案。

二、理论分析与说明

2．1总体设计思路及说明

ARM微控制器从键盘获得控制信息，通过计算得到控制字并通过IO口送给DDS的频率和相位的控制端口，同时，将信息显示在LCD上。DDS输出信号由程序控制其预置频率和相位的正弦信号或方波信号，再通过放大倍数可调的运算放大系统来控制调幅。三角波则由方波信号经过一级方大后通过积分电路获得。掉电保护功能则由ARM1138内部AD把数据读回再通过I2C写入24C04来完成。结构图如图2-1。

图2-1 基于ARM1138的直接数字频率合成

2．2 DDS的实现设计

ＤＤＳ的基本原理是利用采样定理，通过查表法产生波形，其基本架构如图2-2所示：

图2-2 DDS原理框图

相位累加器由Ｎ位加法器与Ｎ位累加寄存器级联构成。每来一个时钟脉冲ｆｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是ＤＤＳ输出的信号频率。用相位累加器输出的数据作为波形存储器（ＲＯＭ）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出