基于ZENQ PSOC的三余度控制系统研究

基于ZENQ PSOC的三余度控制系统研究

【摘要】根据无人飞行器控制系统高可靠性、高集成度、高速处理能力的要求，提出在全可编程SOC芯片ZENQ上实现三余度控制系统的设计，通过芯片内部集成的两个Cortex-A9硬核处理器和MicroBlaze软核处理器构成三路独立控制系统，通过非相似余度技术在三路处理器中植入不同的嵌入式操作系统，实现三通道并行工作的飞行控制系统;ZENQ芯片上设计有高精度同步单元、数据比较单元、仲裁监控单元、输出切换单元等电路，完成系统的余度管理功能。通过单SOC芯片实现三路余度控制构架，采用非相似余度技术，以及结合实时多任务软件的设计能满足飞行控制系统一次故障任务安全，二次故障飞行安全的要求。

【关键词】ZENQ PSOC;余度控制;飞行控制;可靠性

Research of Treble-Redundancy Control System based on ZENQ PSOC

Wu Jian，Tian Long

（Nanjing Research Institute on Simulation Technology，Nanjing 210016，China）

Abstract：Redundancy technology is widely used in UA V control system to meet the demand of high reliability、high integration and high processing ability.A redundancy architecture design of treble-redundancy flight control system is proposed based on the all programmable SOC chip.Three independent control channels are established by using two embedded Cortex-A9 processor and one MicroBlaze processor which could be transplanted different real-time operating system.Redundancy management design is also described which is composed of high accuracy synchronization unit、vote unit and monitor unit.By using dissimilar redundancy technology the design can meet the demand of security and reliability for UA V control system.

Key Words：ZENQ PSOC;Treble-Redundancy;Flight control

1.引言

飞行控制系统是无人机的核心部件，随着无人机技术的发展和功能的拓展，对飞行控制系统的可靠性和容错能力要求不断提高，对机载设备的体积、重量、功耗的要求也越来越苛刻，同时还需满足电磁兼容性要求。为满足无人机系统对飞行控制系统的要求，设计一种高可靠性、高集成度、低功耗、高处理能力的计算机已成为必然的趋势，采用余度技术设计的控制系统是提高系统可靠性和容错能力的有效措施。随着全可编程芯片（PSOC）技术的不断更新，在单个FPGA 芯片上可集成多个硬核处理器，结FPGA芯片的各种片上资源和丰富的IP核，

为构建单芯片多余度控制系统提供了有效的软硬件环境。

2.三余度控制系统构架设计

2.1 三余度控制系统构架组成

基于单芯片的三余度控制系统构架主要由多输入并行处理单元、三通道独立处理器单元、仲裁控制器单元等部分组成。多输入并行处理单元主要功能包括外部输入接口设计、数据缓冲区设计、总线接口设计等三部分功能;三通道独立处理通道单元主要包括由ZENQ7000芯片的两个内部硬核处理器、一个由FPGA 逻辑资源构建的硬件处理单元，构成系统的三余度处理单元;仲裁控制器主要功能包括三余度处理单元的同步时序输出、状态时序采集、三通道独立数据总线、数据比较单元、输出通道切换单元组成。

2.2 多输入并行处理单元设计

多输入并行处理模块设计包括多串口并行处理单元、数据采集接口控制、处理器总线接口;多串口并行处理单元主要采用ZENQ芯片逻辑单元实现串并转换逻辑、数据缓冲队列等功能，用于高度、位置、姿态等传感器数据采集及各类航电部件的信息通信;I/O控制单元主要完成外设A/D芯片的控制逻辑处理、数据缓冲队列，用于对外部模拟电压的采集;总线接口采用AXI总线接口，用于多串口数据缓冲队列、I/O采集数据缓冲队列与处理器单元进行通信的数据总线。

图1 三余度控制系统构架图

多输入并行处理模块采用三通道独立并行接收、数据通过AXI总线传输方式，可以很大程度上减少处理器的工作量，AXI总线的高传输速率也保证了系统的实时性。

2.3 三余度处理器构架

图2 多输入并行处理模块结构图

三通道余度处理系统功能实现主要由ZENQ芯片内嵌的两路Cortex-A9 MPCore硬核处理器和一路MicroBlaze软核处理器构成，三路处理器与前端多输入处理模块和后端仲裁控制处理单元均采用AXI总线连接。三个处理器单元均可嵌入独立的实时操作系统，并可在实时操作系统下完成应用软件的开发。ZENQ FPGA内嵌Cortex-A9 MPCore硬核处理器单元支持NEON协处理器和单/双精度浮点处理单元、32位/32K L1高速缓存，512K L2高度缓存，及256K片上OCM低延迟存储单元，处理器最高主频可达800MHz。同时处理器支持多实时操作系统移植包括uC/OS、QNX、VxWorks、FreeRTOS等，以及开源Linux、Android等操作系统移植。