浅议多核处理器技术

浅议多核处理器技术

00748712 荣振 摘要：多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。随着应用需求的扩大和技术的不断进步,多核必将展示出其强大的性能优势。但目前多核处理器技术还面临着诸多挑战，本文主要介绍了多核处理器发展的关键技术并对多核处理器技术的发展趋势进行简要分析。

关键词：多核；同构异构；片上通信；I/O结构；低功耗

1多核处理器介绍

多核处理器也称为片上多处理器(chip multi-processor，CMP)，或单芯片多处理器。自1996 年美国斯坦福大学首次提出片上多处理器(CMP)思想和首个多核结构原型，到2001 年IBM推出第一个商用多核处理器POWER4，再到2005 年Intel和AMD多核处理器的大规模应用，最后到现在多核成为市场主流，多核处理器经历了十几年的发展。在这个过程中，多核处理器的应用范围已覆盖了多媒体计算、嵌入式设备、个人计算机、商用服务器和高性能计算机等众多领域，多核技术及其相关研究也迅速发展。

多核处理器将多个完全功能的核心集成在同一个芯片内，整个芯片作为一个统一的结构对外提供服务，输出性能。多核处理器首先通过集成多个单线程处理核心或者集成多个同时多线程处理核心，使得整个处理器可同时执行的线程数或任务数是单处理器的数倍，这极大地提升了处理器的并行性能。其次，多个核集成在片内，极大地缩短了核间的互连线，核间通信延迟变低，提高了通信效率，数据传输带宽也得到提高。再者，多核结构有效共享资源，片上资源的利用率得到了提高，功耗也随着器件的减少得到了降低。最后，多核结构简单，易于优化设计，扩展性强。这些优势最终推动了多核的发展并逐渐取代单处理器成为主流。

2 多核发展的关键技术

多核处理器结构不仅有性能潜力大、集成度高、并行度高、结构简单和设计验证方便等诸多优势，而且它还能继承传统单处理器研究中的某些成果，例如同时多线程、宽发射指令、降压低功耗技术等。但多核处理器毕竟是一种新的结构，在多核结构设计和应用开发中出现了以前未曾遇到的新问题，这些问题给多核处理器的未来提出了挑战。

2.1 核心结构的选择

目前多核处理器的核心结构主要有同构和异构两种。同构与异构是多核处理器主要的两种结构形态。顾名思义，同构多核处理器是指处理器芯片内部的所有核心其结构是完全相同的，各个核心的地位也是等同的。目前的同构多核处理器大多数由通用的处理器核心组成，每个处理器核心可以独立地执行任务，与通用单核处理器结构相近。

同构多用于通用多核处理器结构。在多计算机系统结构的分类方法中，多处理器结构和多计算机结构因为其互连方式和数据存储与共享方式相异，相应地，同构的多核处理器也可以依据其互连的层次在结构上予以区分，即，核心之间可以通过共享存储器互连，也可以在Cache 层面（或局部存储器）互连。

异构多核处理器芯片内部采用多种功能不同的核心。如有负责管理调度的主核和负责计算的从核构成的多核处理器；再有承担定点、浮点、特殊计算等不同计算功能的核心构成的多核处理器。目前的异构多核处理器通常同时集成通用处理器、DSP、媒体处理器、网络处理器等多种类型的处理器核心，针对不同需求提高应用的计算性能。其中，通用处理器核常作为处理器控制与通用计算之用的主核，而其他处理器核则为用于加速特定的应用的从核。

2.2 片上通信技术

多核芯片上的多个核心虽然各自执行自己的代码，但是不同核心间可能需要进行数据的共享和同步，因此片上通信结构的性能将直接影响处理器的性能。当前片上通信主要有3 种方式：总线共享、交叉开关互连和片上网络(network on chip，NOC)。

总线共享结构是指片上核心、输入输出端口以及存储器通过共享二级或三级Cache，或者通过连接核心的总线进行通信。总线结构的长处是较为简单，易于设计实现，当前多数双核和四核处理器基本上都采用了该结构，但缺点是总线结构可扩展性较差，适用于核心数较少的情况。比较典型的总线共享结构处理器有Hydra、Intel 的Core、IBM 的Power4/5 等。交叉开关互连结构由交叉开关以及接口逻辑构成。交叉开关与总线结构相比，优势是数据通道多，访问带宽更大，但不足是交叉开关结构占用的片上面积也较大，而且随着核心数的增加，性能也会下降，因此它也只适用于核心数较少的情况。例如AMD公司的Athlon x2 双核处理器用交叉开关来控制核心与外部的通信。

片上网络是把互连网络用于片上系统设计，解决片上组件之间的通信问题，它借鉴了并行计算机的互联网络。片上网络与并行计算机的互连相比有很多相同点：支持包通信、可扩展、提供透明的通信服务等；但也有不同之处：片上网络技术支持同时访问，而且有可靠性

高以及可重用性高等特点。它与总线结构、交叉开关结构相比，片上网络可以连接更多IP 组件、可靠性高、可扩展性强以及较低的功耗，因此片上网络被认为是更加理想的大规模CMP 互连技术。当前片上网络主要有二维网格网络、3K Tours 等互连结构。片上网络设计的问题是寻找网络开销和多核耦合程度最佳的平衡，并同时考虑网络的可扩展性。RAW 处理器就采用了片上二维网络结构，它通过集成高速网络和优化的路由算法，片上核心间的通信延迟最大不会超过6个周期，而且该结构可扩展性强。这3种结构虽各有优势和不足，但亦可融合，比如在全局范围采用片上网络而在局部选择总线或者交叉开关结构，以实现性能与复杂性的平衡。

2.3 多核与I/O结构

多核与I/O 结构处理器芯片能力的提高对系统的I/O 能力提出了更高的要求。近年来，标准I/O 接口的传输率和带宽等主要性能指标不断提高，并从并行传输向串行传输转变，使以前普遍存在的I/O 瓶颈得到了很大的改善，远程访问的延迟和带宽都有了很大提高。

与单核环境比较，多核环境下系统的I/O 变得复杂了，对于同构的多核环境，每一个处理器核在系统中的地位是平等的，都有独立I/O 操作的可能，这使得系统特别是操作系统必须给予相应的调度与管理技术支持；对于异构的多核环境，主核运行完整的操作系统，从核主要用于计算，I/O 操作一般由主核统一完成，系统层面上，这与单核的情形相仿。所以，研究与计算能力相匹配的新I/O 技术势在必行。

I/O 能力的提高不仅仅是总线接口一方面的问题，而是应从处理器内外综合考虑的问题。当前的研究实例包括：下一代总线架构、新PCI-Express、DDR3内存、全缓冲DIMM 和I/O 加速技术等，其中I/O 加速技术包括借助增强特性优化TCP/IP 堆栈、借助I/O加速网卡实现CPU 平衡处理、借助直接内存访问技术增强数据移动处理能力等方面。

2.4 存储结构设计

处理器与主存储器之间的速度差距一直是处理器结构设计中必须考虑的问题，因为存储系统自身的体系结构设计直接关系到系统整体性能，会对整个芯片的尺寸、功耗、布局、性能以及运行效率等各方面产生很大的影响。以往在单处理器中通过采用缓存结构基本上能较好地解决这个问题，能保证处理器性能得到发挥。可是，发展到了多核处理器时代，核心和主存之间因速度差距而带来的问题变得严重了。由于处理器内部核心数目增多，对主存的访问需求增加，而单处理器时代的缓存层次和访问带宽已经不能跟上多核处理器的访问需求，必须针对多核处理器进行相应的存储结构设计，并解决好存储系统的效率问题。