西北工业大学 CMOS实验二报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

模拟CMOS集成电路实验
实验二
一、执行DC分析获得输入偏置电平,要求此时输出偏置电平为1.5V。

在DC分析结果中,标出关键点(工作区的交界点)。

并指出增益最大时的输入偏置电平。

1..图a.(R取2K)
○1.sp文件(部分)
***********************netlist************************
RD vdd DN 2K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 0
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.DC VGN 0 3 0.05
*********************** output **********************
.options post acct probe
.probe v(DN) LX7(M1)
○2.仿真图
○3分析:
输出偏置为1.5V时的工作点,输入偏置为0.957V
两个关键点分别为截止取和饱和区交界点,饱和区线性区交界点,输入偏置分别为0.7V和1.07V
当输入电平等于输出电平时增益最大,此时输入电压为1V
2.图b
○1.sp文件(部分)
***********************netlist************************
M2 vdd vdd OUT BN NMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 0
VSN SN 0 0
VBN BN 0 0
*********************** analysis **********************
.DC VGN 0 3 0.05
*********************** output ***********************
.options post acct probe
.probe v(OUT) LX7(M1)
○2.仿真图
○3分析:
输出偏置为1.5V时的工作点,此时输入偏置为1.035V
两关键点分别为截止区饱和区交界点和截止区线性区交界点,输入偏置分别为,0.7V和1.55V
增益最大如图输入偏置为1.24V
3.图c
○1.sp文件(部分)
***********************netlist************************
M2 OUT GP vdd vdd PMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 0
VSN SN 0 0
VBN BN 0 0
VGP GP 0 2.1
*********************** analysis **********************
.DC VGN 0 3 0.05
*********************** output ***********************
.options post acct probe
.probe v(OUT) LX7(M1)
○2.仿真图
○3分析:
输出偏置为1..5V时的工作点,此时输入偏置为0.725V
两点关键点分别为截止区饱和区交界点和饱和区线性区交界点,输入偏分别为0.7V和0.75V
增益最大输入偏置为0.738V
二、执行tran分析,输入要求为正弦信号幅值5mv,频率1K,并通过tran分析波形,计算增益。

(提示:使用Hspice自带的函数测出输入输出信号的峰峰值,计算增益)逐步增大输入正弦信号的幅值到观察幅值达到多少时会有失真发生,失真的原因是什么?
1.图a. (RD取2k,输入:幅值5mv,偏置0.957V)
○1.sp文件(部分)
***********************netlist************************
RD vdd GD 2K
M1 GD GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 AC 1,-180 sin(0.956 0.1 1K)
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.tran 1us 5ms
*********************** output **********************
.options post acct probe
.probe tran v(GD)
.measure vmax MAX V(GD)
.measure vmin MIN V(GD)
○2.仿真图
$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT'
.TITLE '.title csr'
vmax vmin temper alter# 1.5513 1.4481 25.0000 1.0000 1.5513-1.5=0.0513V 1.5-1.4481=0.0519V
输出正弦波的幅度取(0.0513+0.0519)/2=0.0516V
增益为51.6mv/5mv=10.32
输入0.1v时失真,饱和失真。

2.图b. (输入:幅值为5mv,偏置1.04V)
○1.sp文件(部分)
***********************netlist************************
M2 vdd vdd OUT BN NMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3
VGN GN 0 AC 1,-180 sin(1.03 0.005 1K)
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.tran 1us 5ms
*********************** output **********************
.options post acct probe
.probe tran v(OUT)
.measure vmax MAX V(OUT)
.measure vmin MIN V(OUT)
○2.仿真图
$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT'
.TITLE '.title csm2'
vmax vmin temper alter#
1.5067 1.5067 1.4934 25.0000
1.0000 1.5067-1.5=0.0067V=6.7mv,1.5-1.4934=0.0066v=6.6mv 所以输出电压幅值取6.65mv
增益为66..5/5=1.33
输入为0.37V时开始顶部失真,器件截止
3.图c. ( 输入:幅值为5mv,偏置0.752V)
○1.sp文件
***********************netlist************************
M2 OUT GP vdd vdd PMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3 VGN GN 0 AC 1,-180 sin(0.737 0.005 1K) VSN SN 0 0
VBN BN 0 0
VGP GP 0 2.1
*********************** analysis**********************
.tran 1us 5ms
*********************** output **********************
.options post acct probe
.probe tran v(OUT)
.measure vmax MAX V(OUT)
.measure vmin MIN V(OUT)
○2.仿真图
○3分析:
$DATA1 SOURCE='HSPICE' VERSION='A-2008.03 32-BIT'
.TITLE '.title csm2'
vmax vmin temper alter#
2.6614 0.4266 25.0000 1.0000
2.6614-1.5=1.1614V,1.5-0.4226= 1.0734V
所以输出正弦信号幅值取(1.1614+1.0734)/2=1.1174V=1117.4mV
增益为1117.4/5=223.48
输入为0.007V时开始顶部失真,截止失真。

三、执行AC分析,仿真得出-3db频率值,低频增益数值,并与手工计算结果比对。

从波形中给出该频率点的相移量。

1.图a (RD取2k)
○1sp文件(部分)
***********************netlist************************
RD vdd DN 2K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 DC=0.956 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.AC dec 100 0.01 10G
*********************** output **********************
.probe Vdb(DN) Vp(DN)
○2.仿真图
○3分析:
低频增益值为20.3db,-3db频率为4.83GHz,相移为-51.2
手工分析:20.26db
20lgAu
=
=
20lg(10.3)
2.图b.
○1sp文件(部分)
***********************netlist************************ M2 vdd vdd OUT BN NMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3
VGN GN 0 DC=1.035 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis********************** .AC dec 100 0.01 30G
*********************** output **********************
.probe Vdb(OUT) Vp(OUT)
○2.仿真图
○3分析:
低频增益为2.46db -3db即为-0.54db 频率为24GHz 相移为-70.7 手工分析: 2.48db
20lgAu
=
20lg(1.33)
=
3.图c
○1sp文件(部分)
***********************netlist************************
M2 OUT GP vdd vdd PMOS W=20u L=0.5u
M1 OUT GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 DC=0.737 AC 1,-180
VSN SN 0 0
VBN BN 0 0
VGP GP 0 2.1
*********************** analysis**********************
.AC dec 100 0.01 0.1G
*********************** output **********************
.options post acct probe
.probe Vdb(OUT) Vp(OUT)
○2.仿真图
○3分析:
低频增益为47db -3db即为44db 频率为22.9MHz 相移为-45.3
手工分析:46.99db
=
20lgAu
20lg(223.5
=
)
四、对图1重新执行频率分析,观察在R=2K、20K、200K时的3db带宽和增益有何不同。

1R=2K
○1.sp文件(部分)
***********************netlist************************
RD vdd DN 2K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 DC=0.956 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis********************** .AC dec 100 0.01 1G
*********************** output ********************** .options post acct probe
.probe Vdb(DN) Vp(DN)
○2.仿真图
○3分析:
输入偏置应为0.956V,相应的频率特性曲线为:0HZ-10GHz -3DB频率为4.45GHZ,增益为20.3DB。

2.R=20K
○1.sp文件(部分)
***********************netlist************************ RD vdd DN 20K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3
VGN GN 0 DC=0.779 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis********************** .AC dec 100 0.01 1G
*********************** output ********************** .options post acct probe
.probe Vdb(DN) Vp(DN)
○2.仿真图
输入偏置应为0.779V,
○3分析:
低频增益为30.1DB, -3DB频率为0.45GHZ
3.R=为200K
○1.sp文件
***********************netlist************************ RD vdd DN 200K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 DC=0.725 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.AC dec 100 0.01 1G
*********************** output **********************
.options post acct probe
.probe Vdb(DN) Vp(DN)
○2.仿真图
输入偏置电压应为0.725V
○3分析:
低频增益为40DB,-3DB频率为44.7MHZ
结论:增益增大,截止频率减少,高频特性变差
五、将MODEL中沟道调制系数改为0,再次对图1执行频率分析,观察在R=2K
20K 200K时的低频增益及3db带宽和(2)又有何不同。

说明了什么问题?1.R=2K
○1.sp文件(部分)
***********************netlist************************
RD vdd DN 2K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source***********************
Vvdd vdd 0 3
VGN GN 0 DC=0.956 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis**********************
.AC dec 100 0.01 10G
*********************** output **********************
.options post acct probe .probe Vdb(DN) Vp(DN)
○2.仿真图
○3分析:
增益为20.1db, -3DB频率4.01GHZ
2.R=20K
○1sp文件
***********************netlist************************ RD vdd DN 20K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3
VGN GN 0 DC=0.779 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis********************** .AC dec 100 0.01 10G
*********************** output ********************** .options post acct probe
.probe Vdb(DN) Vp(DN)
○2.仿真图
○3分析:
增益为29.9db, -3DB频率0.391GHZ
3.R=200K
○1sp文件
***********************netlist************************ RD vdd DN 200K
M1 DN GN SN BN NMOS W=50u L=0.5u
*********************** source*********************** Vvdd vdd 0 3
VGN GN 0 DC=0.725 AC 1,-180
VSN SN 0 0
VBN BN 0 0
*********************** analysis********************** .AC dec 100 0.01 10G
*********************** output ********************** .options post acct probe
.probe Vdb(DN) Vp(DN)
○2.仿真图
○3分析:
增益为39.9db, -3DB频率0.0393GHZ
结论:忽略沟道调制效应时,增益影响很小,截至频率降低。

相关文档
最新文档